完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 寄存器
寄存器是中央處理器內(nèi)的組成部分。寄存器是有限存貯容量的高速存貯部件,它們可用來暫存指令、數(shù)據(jù)和地址。在中央處理器的控制部件中,包含的寄存器有指令寄存器(IR)和程序計(jì)數(shù)器(PC)。在中央處理器的算術(shù)及邏輯部件中,存器有累加器(ACC)。
文章:3536個(gè) 瀏覽:124479次 帖子:6044個(gè)
利用PMBus數(shù)字電源系統(tǒng)管理器進(jìn)行電流檢測—第二部分
ADI的DPSM LTC297x器件是混合信號(hào)PMBus IC,可測量和監(jiān)控電源電流。本文展示了各種檢測方法,其中包括電阻分流、電感DCR和IMON。通...
利用PMBus數(shù)字電源系統(tǒng)管理器進(jìn)行電流檢測—第一部分
電路板級設(shè)計(jì)人員的任務(wù)是賦予電路板以生命,監(jiān)視其健康狀況,調(diào)整設(shè)置,運(yùn)行診斷,脫機(jī)進(jìn)行檢查,在出現(xiàn)問題時(shí)排除故障,以及在無事故的情況下有序地關(guān)斷復(fù)雜的電...
在整個(gè)芯片開發(fā)中,芯片設(shè)計(jì)的驗(yàn)證階段就像一場前線戰(zhàn)斗,可以說是整道防線上成敗的關(guān)鍵。在芯片進(jìn)入生產(chǎn)之前,需要保證其設(shè)計(jì)完全符合需求規(guī)格,解決所有潛在的風(fēng)...
車規(guī)級32位單片機(jī)—KF32A141系列特性分析
32 位高性能 KungFu32 內(nèi)核 工作頻率最高為 48MHz,可軟件調(diào)節(jié);基于 16 位/32 位混合指令的高效指令集;
? FIFO 是FPGA設(shè)計(jì)中最有用的模塊之一。FIFO 在模塊之間提供簡單的握手和同步機(jī)制,是設(shè)計(jì)人員將數(shù)據(jù)從一個(gè)模塊傳輸?shù)搅硪粋€(gè)模塊的常用選擇。 在...
2023-06-14 標(biāo)簽:寄存器數(shù)據(jù)fifo 1081 0
FIFO 是FPGA設(shè)計(jì)中最有用的模塊之一。FIFO 在模塊之間提供簡單的握手和同步機(jī)制,是設(shè)計(jì)人員將數(shù)據(jù)從一個(gè)模塊傳輸?shù)搅硪粋€(gè)模塊的常用選擇。
2023-06-14 標(biāo)簽:FPGA設(shè)計(jì)寄存器VHDL語言 606 0
AN-2021: ADMV4801/ADMV4821 SPI應(yīng)用筆記
ADMV4801包含16個(gè)獨(dú)立通道,通過合路器或分路器將所有16通道信號(hào)傳入或傳出一個(gè)輸入/輸出端口(RFC引腳)。ADMV4801具有一個(gè)TRX引腳,...
DS1302是DALLAS公司推出的一款時(shí)鐘芯片,內(nèi)部包括時(shí)鐘/日歷寄存器和31字節(jié)的數(shù)據(jù)暫存寄存器,數(shù)據(jù)通信只需要一根串行輸入輸出口。
如何使用MAXQ微控制器上的定時(shí)器B生成PWM波形
MAXQ微控制器中的定時(shí)器B可以提供不同的PWM波形,這取決于TBC和TBR寄存器的相對值以及DCEN位的狀態(tài)。定時(shí)器 B 將在有或沒有比較寄存器待定的...
使用多個(gè)DS1267數(shù)字電位器和8051微處理器產(chǎn)生3線信號(hào)
DS1267為雙通道數(shù)字電位器,具有串行“移位寄存器”型接口。移位寄存器有一個(gè)輸入引腳,用于移入數(shù)據(jù),還有一個(gè)輸出引腳,在寫入時(shí)將數(shù)據(jù)移出移位寄存器的最...
51單片機(jī)定時(shí)器程序設(shè)計(jì)方案
在我們的DIY電子時(shí)鐘里,需要用到單片機(jī)定時(shí)器來做秒的顯示,說是顯示,其實(shí)就是實(shí)現(xiàn)數(shù)碼管上“:”點(diǎn)的閃爍。
本文討論的電路為1-Wire主機(jī)控制器,它們均與1-Wire從器件通信。 但是,這些1-Wire主機(jī)控制器不能作為單獨(dú)的主體,需要一個(gè)主機(jī)(計(jì)算機(jī))告訴...
XILINX FPGA IP之MMCM PLL DRP時(shí)鐘動(dòng)態(tài)重配詳解
上文XILINX FPGA IP之Clocking Wizard詳解說到時(shí)鐘IP的支持動(dòng)態(tài)重配的,本節(jié)介紹通過DRP進(jìn)行MMCM PLL的重新配置。
XILINX FPGA IP之Clocking Wizard詳解
鎖相環(huán)基本上是每一個(gè)fpga工程必不可少的模塊,之前文檔xilinx 7 系列FPGA時(shí)鐘資源對xilinx fpga的底層時(shí)鐘資源做過說明,但是對于f...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |