工程項目中常常碰到的中斷驗證科普

對于系統(tǒng)級中斷驗證，驗證人員考慮的可能就不是那些底層的中斷功能能否正常實現(xiàn)，而是要考慮各個模塊，各個子系統(tǒng)的中斷線能否正常匯聚到中斷控制器，中斷控制器的...

2022-07-29 標(biāo)簽：寄存器IRQdma 2095 0

寄存器與鎖存器與觸發(fā)器

這是可能有點主觀的領(lǐng)域之一，具體取決于一個人的背景，術(shù)語隨著時間的推移而演變的事實進(jìn)一步混淆了這一點。

2022-07-28 標(biāo)簽：寄存器鎖存器觸發(fā)器 1143 0

Xilinx生成的讀寫函數(shù)

在一個項目中，當(dāng)你使用microblaze作為控制器來進(jìn)行系統(tǒng)調(diào)度的時候，一般是建議將所有模塊封裝成AXI形式的IP核，這樣好管理，也容易調(diào)試。

2022-07-27 標(biāo)簽：寄存器Xilinx函數(shù) 1082 0

CS和IP從哪里開始執(zhí)行代碼

來到我所在的工作車間，提取指令的小A、分析指令的小胖和負(fù)責(zé)結(jié)果回寫的老K都已經(jīng)到了，就差執(zhí)行指令的我了。

2022-07-25 標(biāo)簽：芯片寄存器代碼 1085 0

線性反饋移位寄存器原理

線性反饋移位寄存器（LFSR）：通常由移位寄存器和異或門邏輯組成。其主要應(yīng)用在：偽隨機數(shù)，偽噪聲序列，計數(shù)器，BIST，數(shù)據(jù)的加密和CRC校驗等。

2022-07-22 標(biāo)簽：寄存器計數(shù)器 4677 0

跨時鐘域信號處理問題

如果在后一級的判斷電路把低于VOL電壓判斷為0，把高于VOH的電壓判斷為1，那么在輸入VIL–VLH這個范圍的電壓產(chǎn)生的VOUT后一級電路就不能判斷當(dāng)前...

2022-07-21 標(biāo)簽：CMOS寄存器信號處理 1960 0

如何Dump IP中的寄存器及寄存器的意義

QDMA的驅(qū)動在進(jìn)行版本升級時，可能會對部分寄存器的數(shù)值進(jìn)行變更，用戶如果要進(jìn)行升級，推薦升級到最新的Vivado和驅(qū)動版本。

2022-07-15 標(biāo)簽：寄存器數(shù)據(jù)bit 2140 0

數(shù)字硬件建模SystemVerilog

數(shù)組可以包含自定義結(jié)構(gòu)體和自定義聯(lián)合體。綜合支持?jǐn)?shù)組中的壓縮或非壓縮結(jié)構(gòu)體。

2022-07-14 標(biāo)簽：寄存器數(shù)據(jù)硬件 1055 0

芯片解密是如何做到的？

因而電子行業(yè)的芯片研制開發(fā)業(yè)不但激起了為行業(yè)內(nèi)用的巨大熱情，人們借助芯片解密等反項技術(shù)研究來學(xué)多數(shù)企業(yè)的先進(jìn)技術(shù)，謀求極長期的發(fā)展。

2022-07-12 標(biāo)簽：寄存器芯片解密 1915 0

SCEV如何對變量進(jìn)行分析優(yōu)化

0. 基礎(chǔ)知識盤點 0.1 循環(huán)（loop） 定義 loop（llvm里理解為natural loop）是定義在CFG中的一個結(jié)點集合L，并具有以下屬性...

2022-07-07 標(biāo)簽：寄存器編譯器CFG 1640 0

verilog的一些基本概念

FPGA各位和數(shù)字IC設(shè)計崗位面試時常常會問下verilog的一些基本概念，做了下整理，面試時一定用得上！

2022-07-07 標(biāo)簽：fpga寄存器數(shù)據(jù) 1770 0

Verilog寫法：組合邏輯+時序邏輯

這種寫法沒什么問題，但是有一點，覆蓋率不好收，如果一些情況沒跑到需要一個個分析。覆蓋率會把數(shù)據(jù)信號當(dāng)作一個情況列出來，比如數(shù)據(jù)信號data沒出現(xiàn)過0 的...

2022-07-07 標(biāo)簽：寄存器比較器Verilog 6817 0

以STM32F10x為例，對標(biāo)準(zhǔn)庫開發(fā)進(jìn)行概覽

從結(jié)構(gòu)框圖上看，Cortex-M3內(nèi)部有若干個總線接口，以使CM3能同時取址和訪內(nèi)（訪問內(nèi)存），它們是：指令存儲區(qū)總線（兩條）、系統(tǒng)總線、私有外設(shè)總線。...

2022-07-05 標(biāo)簽：寄存器STM32總線 2817 0

驗證工具與虛擬技術(shù)結(jié)合如何改進(jìn)大型硬軟件系統(tǒng)的測試

　　Veloce 仿真平臺使用虛擬原型設(shè)計和類似虛擬實驗室的環(huán)境，允許 SoC 設(shè)計人員通過 Codelink 和 WarpCore 等工具執(zhí)行軟件調(diào)試...

2022-07-05 標(biāo)簽：fpga寄存器soc 1017 0

XRT_Kernel與XRT_IP介紹

從2020.2開始，XRT提供了新的Native API，以區(qū)別行業(yè)標(biāo)準(zhǔn)OpenCL API的，在FPGA加速應(yīng)用上，兩者都是可以使用的。XRT Nat...

2022-07-04 標(biāo)簽：fpga寄存器IP 1851 0