完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 數(shù)字電路
用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路,或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能,所以又稱數(shù)字邏輯電路?,F(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。
文章:1132個(gè) 瀏覽:81480次 帖子:293個(gè)
數(shù)字電路降噪語(yǔ)音捕獲SoC提升語(yǔ)音辨識(shí)度
要降低或?yàn)V除環(huán)境噪聲,提升語(yǔ)音通信效果,可以采用不同的方法,如專門降噪麥克風(fēng)、模擬電路降噪或數(shù)字電路降噪等
數(shù)字電路設(shè)計(jì)方案中DSP與FPGA的比較與選擇
數(shù)字信號(hào)處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們?cè)O(shè)計(jì)數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)正朝著
在數(shù)字電路中,卡諾圖是用最小項(xiàng)方格表示邏輯函數(shù)的方法,其是用圖形表示輸入變量與函數(shù)之間的邏輯關(guān)系,它用幾何位置上的相鄰,形象地表示了組成邏輯函數(shù)的各個(gè)最
新型雷達(dá)數(shù)字電路便攜式自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì)
新型雷達(dá)數(shù)字電路便攜式自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì) 基于對(duì)ICT測(cè)試、功能測(cè)試局限性的深入探討,以及對(duì)邊界掃描測(cè)試技術(shù)的研究與實(shí)踐,本文提出了“ME
模擬與數(shù)字電路使用混合信號(hào)的驗(yàn)證和測(cè)量方法
模擬與數(shù)字電路使用混合信號(hào)的驗(yàn)證和測(cè)量方法 無(wú)論是在計(jì)算機(jī)領(lǐng)域,通信領(lǐng)域還是消費(fèi)電子領(lǐng)域,當(dāng)我們隨手拿來(lái)一塊電路板時(shí),
2010-03-10 標(biāo)簽:數(shù)字電路 934 0
數(shù)字電路設(shè)計(jì) 關(guān)于高速數(shù)字電路的電氣特性,設(shè)計(jì)重點(diǎn)大略可分為三項(xiàng): 正時(shí)(Timing) :由于數(shù)字電路大
2009-08-26 標(biāo)簽:數(shù)字電路 2905 0
數(shù)字電路是什么意思? 現(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲(chǔ)器是用來(lái)
2009-04-06 標(biāo)簽:數(shù)字電路 8006 0
高速數(shù)字電路的仿真 介紹了專用于高速數(shù)字電路的仿真工具Hyperlynx,并使用它對(duì)高速數(shù)字電路中的阻抗匹配、傳輸線長(zhǎng)度
2009-03-20 標(biāo)簽:數(shù)字電路 1504 0
高速數(shù)字電路設(shè)計(jì)電容選型首選法則及實(shí)例分析
高速數(shù)字電路設(shè)計(jì)電容選型首選法則及實(shí)例分析關(guān)鍵詞:去耦(decouple)、旁路(Bypass)、等效串聯(lián)電感(ESL)、等效串聯(lián)電阻(ESR)、高速電...
2009-02-10 標(biāo)簽:數(shù)字電路 1691 0
怎樣看數(shù)字電路圖緊扣“怎樣看數(shù)字電路圖”的主題,系統(tǒng)地介紹了看懂?dāng)?shù)字電路圖所必須掌握的基礎(chǔ)知識(shí)、基本方法和技巧,并通過電路實(shí)例進(jìn)行了
2008-12-26 標(biāo)簽:數(shù)字電路 4900 0
電子系統(tǒng)數(shù)字電路的邏輯測(cè)試 一、實(shí)驗(yàn)要求利用實(shí)驗(yàn)室提供的集成電路版,通過通過邏輯分析儀對(duì)其中的某一功能模塊測(cè)試其工作
2008-09-24 標(biāo)簽:電子系統(tǒng)數(shù)字電路 1071 0
在電子系統(tǒng)設(shè)計(jì)中,為了少走彎路和節(jié)省時(shí)間,應(yīng)充分考慮并滿足抗干擾性 的要求,避免在設(shè)計(jì)
在電子系統(tǒng)設(shè)計(jì)中,為了少走彎路和節(jié)省時(shí)間,應(yīng)充分考慮并滿足抗干擾性 的要求,避免在設(shè)計(jì)完成后再
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |