完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 數(shù)字電路
用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路,或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能,所以又稱數(shù)字邏輯電路?,F(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。
文章:1135個(gè) 瀏覽:81790次 帖子:293個(gè)
解析數(shù)字電路的與、或、非等邏輯是通過(guò) 6 輸入的查找表實(shí)現(xiàn)
在 7 系列中實(shí)現(xiàn)數(shù)字電路的與、或、非等邏輯是通過(guò) 6 輸入的查找表實(shí)現(xiàn)的。LUT 有 6 個(gè)輸入(A1~A6)和 2 個(gè)輸出(O5~O6)。在一個(gè) S...
反相器和非門的區(qū)別? 反相器和非門都是基本的邏輯門電路,它們?cè)跀?shù)字電子領(lǐng)域被廣泛應(yīng)用。雖然它們?cè)诟拍钌嫌行┫嗨疲鼈兏髯杂凶约旱奶攸c(diǎn)和作用。在這篇文章...
VCC、VDD、VEE、VSS、VBAT具有什么樣的關(guān)系
VBAT:當(dāng)使用電池或其他電源連接到VBAT腳上時(shí),當(dāng)VDD 斷電時(shí),可以保存?zhèn)浞菁拇嫫鞯膬?nèi)容和維持RTC的功能。如果應(yīng)用中沒(méi)有使用外部電池,VBAT引...
第一步肯定是先搭所需要的test bench了,做好schematic之后務(wù)必記得要create一個(gè)config文件。
在數(shù)字電路中,時(shí)鐘脈沖被用作觸發(fā)器和寄存器的控制信號(hào),用于同步和調(diào)度數(shù)據(jù)的傳輸和處理。它起到了分時(shí)和協(xié)調(diào)不同部件的作用,確保它們按照特定的時(shí)間順序執(zhí)行。
中間地層分割處理后,Top layer 和 Bottom layer作敷銅處理的必要性就降低了;如果要作,也需要映射中間地層分割作同樣的Top和Bott...
在數(shù)字電路中,出于應(yīng)用的需要,我們可以使用無(wú)符號(hào)數(shù),即包括0及整數(shù)的集合;也可以使用有符號(hào)數(shù),即包括0和正負(fù)數(shù)的集合。在更加復(fù)雜的系統(tǒng)中,也許這兩種類型...
要搞懂這個(gè)道道就要了解電容的實(shí)際特性。理想的電容它只是一個(gè)電荷的存儲(chǔ)器,即C,而實(shí)際制造出來(lái)的電容卻不是那么簡(jiǎn)單。分析電源完整性的時(shí)候我們常用的電容模型...
通過(guò)小腳丫板載的兩個(gè)數(shù)碼管來(lái)顯示字符
今天我們?nèi)蝿?wù)是通過(guò)小腳丫板載的兩個(gè)數(shù)碼管來(lái)顯示字符,所以首先我們要了解一下數(shù)碼管的基本工作原理,接下來(lái)再研究怎么通過(guò)搗鼓小腳丫把數(shù)碼管給點(diǎn)亮,并且顯示出...
隨處可見(jiàn)的自然信號(hào)都是模擬信號(hào),模擬信號(hào)在時(shí)間上和取值上都是連續(xù)的,畫出來(lái)就是一條連續(xù)的曲線,可以完全地“模擬”自然信號(hào)。
芯片的od門與oc門輸出管腳不需要上拉電阻嗎?? 介紹od門與oc門的工作原理以及是否需要上拉電阻。 OD門和OC門是數(shù)字邏輯電路中經(jīng)常使用的兩種邏輯門...
PLC新手編程入門指南:從基礎(chǔ)到實(shí)踐的旅程
在掌握了PLC的硬件接線后,您可以開(kāi)始學(xué)習(xí)PLC的編程。首先,您需要了解一些基本的編程術(shù)語(yǔ),如脈沖信號(hào)、時(shí)序圖、尋址方式等。接下來(lái),您將學(xué)習(xí)PLC的編程...
脈沖信號(hào)的參數(shù)有哪些? 脈沖信號(hào)概述 脈沖信號(hào)是一種突然出現(xiàn)的、波形上有限持續(xù)時(shí)間的信號(hào)。在實(shí)際生活中,脈沖信號(hào)被廣泛用于數(shù)據(jù)傳輸、調(diào)制信號(hào)、成像等領(lǐng)域...
第一款FPGA芯片-Xilinx XC2064,深入了解其原理
下圖來(lái)自原始FPGA專利,顯示了FPGA的基本結(jié)構(gòu)。在此簡(jiǎn)化的FPGA中,有9個(gè)邏輯塊(藍(lán)色)和12個(gè)I/O引腳?;ヂ?lián)網(wǎng)絡(luò)將組件連接在一起。通過(guò)設(shè)置互連...
晶振的相關(guān)知識(shí)點(diǎn)詳細(xì)概述
晶振是數(shù)字電路的心臟,缺少晶振,數(shù)字電路將無(wú)法提供優(yōu)質(zhì)服務(wù)。對(duì)于有源晶振、無(wú)源晶振,小編在往期文章中均有所介紹。為增進(jìn)大家對(duì)晶振的認(rèn)識(shí),本文將對(duì)晶振予以...
如圖所示是數(shù)字電路控制閃爍發(fā)光二極管的電路圖。數(shù)字集成電路可以是TTL或CMOS電路,VT采用一般的NPN小功率管。
2011-09-28 標(biāo)簽:數(shù)字電路 5843 0
通過(guò)小腳丫FPGA搭建實(shí)驗(yàn)電路并驗(yàn)證一個(gè)二進(jìn)制比較器
前一篇文章我們介紹了通過(guò)小腳丫FPGA核心開(kāi)發(fā)板來(lái)進(jìn)行門電路的實(shí)驗(yàn)過(guò)程。當(dāng)然,我們還可以畫出更多復(fù)雜的門電路組合,并且通過(guò)小腳丫FPGA輕松實(shí)現(xiàn)對(duì)應(yīng)的輸...
Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求與軟件配置及結(jié)果測(cè)試
晶振是數(shù)字電路設(shè)計(jì)中非常重要的器件,時(shí)鐘的相位噪聲、頻率穩(wěn)定性等特性對(duì)產(chǎn)品性能影響很大。本文基于可編程晶振SI570,就Xilinx FPGA收發(fā)器輸入...
如下圖,紅色框內(nèi)代表數(shù)字電路。“噪聲的起源”章節(jié)中已經(jīng)講述:當(dāng)下圖中S5在不斷的向左右切換時(shí),由于地線上E、A間的R14電阻的存在,E點(diǎn)將相對(duì)于A點(diǎn)產(chǎn)生...
在工業(yè)領(lǐng)域應(yīng)用最多的應(yīng)該是485 232的電平標(biāo)準(zhǔn),兩者各有優(yōu)缺點(diǎn),成本低,使用也比較簡(jiǎn)單,但是依然有很多技術(shù)要點(diǎn)可以討論,譬如傳輸速度,距離,防護(hù)設(shè)計(jì)等等。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |