UART通信原理詳解

通用異步收發(fā)傳輸器，通常稱作UART，是一種異步收發(fā)傳輸器。是異步通信協(xié)議。特性：兩根線，全雙工，異步通信，速度較慢。

2023-06-28 標(biāo)簽：寄存器計(jì)數(shù)器狀態(tài)機(jī) 2555 0

Verilog實(shí)現(xiàn)邊沿檢測(cè)的原理

邊沿檢測(cè)大致分為：上升沿檢測(cè)，下降沿檢測(cè)和，雙沿檢測(cè)。原理都是通過(guò)比輸入信號(hào)快很多的時(shí)鐘去采集信號(hào)，當(dāng)出現(xiàn)兩個(gè)連續(xù)的采集值不等的時(shí)候就是邊沿產(chǎn)生處。

2023-06-28 標(biāo)簽：仿真器狀態(tài)機(jī)CLK 3862 0

觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是如何實(shí)現(xiàn)的？

簡(jiǎn)單的說(shuō)觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是通過(guò)兩級(jí)鎖存器實(shí)現(xiàn)的，比如上升沿觸發(fā)其實(shí)是，前一級(jí)是低電平鎖存，后一級(jí)是高電平鎖存。

2023-06-28 標(biāo)簽：反相器鎖存器觸發(fā)器 2714 0

verilog語(yǔ)言面向硬件設(shè)計(jì)的思維

讀者如果學(xué)習(xí)了verilog，并且有了一定的實(shí)踐經(jīng)驗(yàn)的話應(yīng)該強(qiáng)烈的感受到，verilog和軟件（諸如C/C++）有著本質(zhì)且明顯的差別，是一條不可跨越的鴻溝。

2023-06-28 標(biāo)簽：計(jì)數(shù)器觸發(fā)器狀態(tài)機(jī) 843 0

狀態(tài)機(jī)編程實(shí)例-面向?qū)ο蟮臓顟B(tài)設(shè)計(jì)模式

本編介紹了狀態(tài)機(jī)編程的第3種方法——面向?qū)ο蟮臓顟B(tài)設(shè)計(jì)模式，通過(guò)C++的繼承特性，以及類(lèi)指針，實(shí)現(xiàn)炸彈拆除小游戲中的狀態(tài)機(jī)功能。

2023-06-28 標(biāo)簽：嵌入式編程狀態(tài)機(jī) 2024 0

MCP電路實(shí)現(xiàn)方法及命令優(yōu)先級(jí)實(shí)例

需要強(qiáng)調(diào)的是需要加嚴(yán)的部分，對(duì)于異步路徑，往往需要通過(guò)set_max_delay來(lái)約束，防止路徑過(guò)長(zhǎng)。

2023-06-27 標(biāo)簽：寄存器CDC狀態(tài)機(jī) 1990 0

圖像流AXI-Stream生成BMP文件的實(shí)現(xiàn)思路

在實(shí)現(xiàn)上，由于bmp除去文件頭后也只是把圖像流數(shù)據(jù)按順序放而已

2023-06-27 標(biāo)簽：仿真器計(jì)數(shù)器BMP 1510 0

序列檢測(cè)一定要用狀態(tài)機(jī)嗎？

那些年，你總是不停的說(shuō)序列檢測(cè)，每當(dāng)有人談到序列檢測(cè)你便說(shuō)自己會(huì)一、二、三段式moore、mealy型狀態(tài)機(jī)，茴字有幾種寫(xiě)法...

2023-06-26 標(biāo)簽：移位寄存器狀態(tài)機(jī) 1068 0

FSM狀態(tài)機(jī)序列檢測(cè)的方法

為valid有效信號(hào)，檢測(cè)到時(shí)輸出高，否則為低，考慮序列疊加情況，比如“1101101”，則有兩個(gè)“1101”，

2023-06-26 標(biāo)簽：RTL狀態(tài)機(jī)fsm 2692 0

永磁同步電機(jī)控制系統(tǒng)仿真—逆變器模型（1）

在討論逆變器模型之前，我們需要先明確一個(gè)問(wèn)題，什么是電路拓?fù)涫浇＃ê?jiǎn)稱拓?fù)浣＃┖蛿?shù)學(xué)建模？

2023-06-25 標(biāo)簽：控制系統(tǒng)永磁同步電機(jī)逆變器 1680 0

西門(mén)子博途：置位/復(fù)位觸發(fā)器介紹

可以使用“置位復(fù)位觸發(fā)器”指令，根據(jù)輸入 S 和 R1 的信號(hào)狀態(tài)，置位或復(fù)位指定操作數(shù)的位。

2023-06-21 標(biāo)簽：觸發(fā)器狀態(tài)機(jī) 7508 0

FPGA設(shè)計(jì)心得之Aurora IP核例子簡(jiǎn)析與仿真

FLow Control 暫時(shí)選擇為None。（有必要后面專(zhuān)門(mén)研究，暫時(shí)最主要的還是弄懂用戶接口信號(hào)的用法?。?/p>

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)移位寄存器狀態(tài)機(jī) 2212 0

控制信號(hào)從慢時(shí)鐘域到快時(shí)鐘域快遞時(shí)會(huì)存在什么問(wèn)題呢？

控制交互信號(hào)用于作為控制指示信號(hào)，比如當(dāng)某個(gè)電路模塊有數(shù)據(jù)輸入端口data，但是電路不可能每個(gè)時(shí)鐘周期都對(duì)端口輸入的數(shù)據(jù)做處理，那一般上一級(jí)電路會(huì)同時(shí)給...

2023-06-21 標(biāo)簽：RAM狀態(tài)機(jī)FIFO存儲(chǔ) 1223 0

你真的會(huì)Xilinx FPGA的復(fù)位嗎？

對(duì)于復(fù)位信號(hào)的處理，為了方便我們習(xí)慣上采用全局復(fù)位，博主在很長(zhǎng)一段時(shí)間內(nèi)都是將復(fù)位信號(hào)作為一個(gè)I/O口，通過(guò)撥碼開(kāi)關(guān)硬件復(fù)位。

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)觸發(fā)器狀態(tài)機(jī) 1600 0

三段式狀態(tài)機(jī)編寫(xiě)問(wèn)題及三段式狀態(tài)機(jī)各部分功能分析

在 Verilog的江湖里，流傳著一段，兩段，三段式狀態(tài)機(jī)的傳說(shuō)。它們各有優(yōu)劣，本文就書(shū)寫(xiě)三段式狀態(tài)機(jī)的錯(cuò)誤原因進(jìn)行探尋。

2023-06-20 標(biāo)簽：鎖存器時(shí)序邏輯電路狀態(tài)機(jī) 5280 0

FPGA在線調(diào)試信號(hào)被優(yōu)化原因分析及防止優(yōu)化方法總結(jié)

而我們常常會(huì)使用代碼中的信號(hào)名來(lái)抓取信號(hào)，后期布局布線階段，無(wú)法找到對(duì)應(yīng)的電路信號(hào)，可能會(huì)導(dǎo)致無(wú)法抓取信號(hào)或者布局布線失敗。

2023-06-20 標(biāo)簽：fpga計(jì)數(shù)器狀態(tài)機(jī) 2930 0

狀態(tài)機(jī)編程實(shí)例-狀態(tài)表法

上篇文章，使用嵌套switch-case法的狀態(tài)機(jī)編程，實(shí)現(xiàn)了一個(gè)炸彈拆除小游戲。本篇，繼續(xù)介紹狀態(tài)機(jī)編程的第二種方法：狀態(tài)表法，來(lái)實(shí)現(xiàn)炸彈拆除小游戲的...

2023-06-20 標(biāo)簽：嵌入式編程狀態(tài)機(jī) 2697 0

手工配置IP地址麻煩還會(huì)出錯(cuò)？普及下DHCP的各種工作原理

在終端規(guī)模較大的網(wǎng)絡(luò)中手工配置IP地址時(shí)，為避免IP地址重復(fù)，需要事先規(guī)劃每個(gè)終端的IP地址，導(dǎo)致工作量大且容易出錯(cuò)!

2023-06-19 標(biāo)簽：局域網(wǎng)路由器狀態(tài)機(jī) 1156 0

狀態(tài)機(jī)要實(shí)現(xiàn)哪些內(nèi)容

狀態(tài)機(jī)模式是一種行為模式，通過(guò)多態(tài)實(shí)現(xiàn)不同狀態(tài)的調(diào)轉(zhuǎn)行為的確是一種很好的方法，只可惜在嵌入式環(huán)境下，有時(shí)只能寫(xiě)純C代碼，并且還需要考慮代碼的重入和多任務(wù)...

2023-06-22 標(biāo)簽：代碼狀態(tài)機(jī)存儲(chǔ)空間 964 0