深入解讀智多晶FIR IP

在數(shù)字信號(hào)處理領(lǐng)域，F(xiàn)IR 濾波器憑借其穩(wěn)定性強(qiáng)、線性相位等優(yōu)勢(shì)，被廣泛應(yīng)用于各類(lèi)信號(hào)處理場(chǎng)景。今天，就帶大家深入解讀西安智多晶微電子有限公司推出的FI...

2025-03-20 標(biāo)簽：濾波器FIR數(shù)字信號(hào) 806 0

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)

在現(xiàn)代通信信號(hào)處理領(lǐng)域中，隨著各種精密計(jì)算和快速計(jì)算的發(fā)展對(duì)信號(hào)處理的實(shí)時(shí)性、快速性的要求越來(lái)越高。以往的模擬濾波器無(wú)法克服電壓漂移、溫度漂移和噪聲等問(wèn)...

2025-03-06 標(biāo)簽：FPGA濾波器數(shù)字濾波器 1.6k 0

使用DDS生成三個(gè)信號(hào)并在Vivado中實(shí)現(xiàn)低通濾波器

本文使用 DDS 生成三個(gè)信號(hào)，并在 Vivado 中實(shí)現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號(hào)。

2025-03-01 標(biāo)簽：FPGA濾波器FIR 2.3k 0

算法操作案例分享丨有限沖激響應(yīng)濾波器（FIR）實(shí)驗(yàn)

1?產(chǎn)品概述DSP教學(xué)實(shí)驗(yàn)箱產(chǎn)品型號(hào)：TL6748-PlusTEB處理器：TITMS320C6748應(yīng)用專(zhuān)業(yè)：電子、電信、通信等相關(guān)專(zhuān)業(yè)應(yīng)用課程：《數(shù)字...

2025-02-08 標(biāo)簽：濾波器算法FIR 1k 0

基于FPGA實(shí)現(xiàn)FIR數(shù)字濾波器

在數(shù)字信號(hào)處理系統(tǒng)中，有限脈沖響應(yīng)(finite impulse response，F(xiàn)IR)數(shù)字濾波器是一個(gè)非常重要的基本單元。近年來(lái)，由于FPGA具有...

2024-11-05 標(biāo)簽：FPGA數(shù)字濾波器FIR 2.2k 0

FIR頻域重疊相加法

傳感器和信號(hào)處理僅一線之隔，信號(hào)的前后端合理搭配，是我們更準(zhǔn)確地感知這個(gè)世界的一種基本態(tài)度和方式。

2024-09-09 標(biāo)簽：傳感器FIR頻域 1.2k 0

FIR連續(xù)采樣分段卷積時(shí)域重疊相加法

在上一個(gè)文檔里，我們提到了FIR系統(tǒng)在時(shí)域的分段卷積中使用“重疊保留(Overlap-Save)”的處理方式，這里我們續(xù)集，說(shuō)明一下“重疊相加(Over...

2024-06-14 標(biāo)簽：數(shù)字濾波器FIR信號(hào) 2.2k 0

使用Moku自定義實(shí)時(shí)數(shù)字濾波器實(shí)現(xiàn)降噪與去尖峰

在本應(yīng)用筆記中，我們利用Moku云編譯和多儀器模式來(lái)解釋常用移動(dòng)平均濾波器的開(kāi)發(fā)。我們使用示波器和頻率響應(yīng)分析儀來(lái)檢測(cè)有限脈沖響應(yīng)(FIR)濾波器。然后...

2024-01-04 標(biāo)簽：示波器數(shù)字濾波器FIR 1.2k 0

數(shù)字濾波器的設(shè)計(jì)和實(shí)現(xiàn)

濾波器設(shè)計(jì)是一個(gè)創(chuàng)建滿足指定濾波要求的濾波器參數(shù)的過(guò)程。濾波器的實(shí)現(xiàn)包括濾波器結(jié)構(gòu)選擇和濾波器參數(shù)計(jì)算。只有完成濾波器的設(shè)計(jì)和實(shí)現(xiàn)，才能最終完成數(shù)據(jù)的濾波。

2023-10-31 標(biāo)簽：濾波器數(shù)字濾波器FIR 2.2k 0

手把手用Verilog實(shí)現(xiàn)FIR濾波器

首先需要把FIR最基本的結(jié)構(gòu)實(shí)現(xiàn)，也就是每個(gè)FIR抽頭的數(shù)據(jù)與其抽頭系數(shù)相乘這個(gè)操作。由頂層文件對(duì)這個(gè)基本模塊進(jìn)行多次調(diào)用。

2023-06-19 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)FIR 4.5k 0

FIR及IIR濾波器的FPGA設(shè)計(jì)實(shí)現(xiàn)方案

這種方法是通過(guò)將模擬濾波器頻率特性H(s)反拉氏變換為h(t)，再將h(t)等間隔抽樣成h(n)后，對(duì)h(n)取Z變換求得H(z)，即得到了數(shù)字濾波器的...

2023-06-15 標(biāo)簽：FPGA設(shè)計(jì)數(shù)字濾波器FIR 2.8k 0

FPGA的數(shù)字信號(hào)處理：Verilog實(shí)現(xiàn)簡(jiǎn)單的FIR濾波器

該項(xiàng)目介紹了如何使用 Verilog 實(shí)現(xiàn)具有預(yù)生成系數(shù)的簡(jiǎn)單 FIR 濾波器。

2023-06-07 標(biāo)簽：fpga濾波器數(shù)字信號(hào)處理 4.4k 0

使用VCS觀察Verilog二維數(shù)組仿真值的方法

FIR設(shè)計(jì)過(guò)程中，不可避免使用到reg/wire的二維數(shù)組；

2023-06-06 標(biāo)簽：FIRVerilogVCS 6.3k 0

如何把50Hz工頻干擾定點(diǎn)清除

如果單純依靠模擬電路，是不可能將50Hz干擾徹底抑制掉的，所以這時(shí)候就體現(xiàn)出數(shù)字信號(hào)處理的優(yōu)越性了。

2023-06-02 標(biāo)簽：模擬電路濾波器FIR 1.4萬(wàn) 0

FIR濾波器代碼及仿真設(shè)計(jì)

上文 FPGA數(shù)字信號(hào)處理之濾波器2_使用dsp48e1的fir濾波器設(shè)計(jì)完成了結(jié)構(gòu)設(shè)計(jì)。

2023-06-02 標(biāo)簽：fpga濾波器FIR 2.3k 0

基于DSP48E1的FIR濾波器設(shè)計(jì)

在數(shù)字信號(hào)處理中為了保證時(shí)延穩(wěn)定性以及節(jié)省乘法器，通常使用對(duì)稱(chēng)系數(shù)的濾波器。

2023-06-02 標(biāo)簽：濾波器數(shù)字信號(hào)處理FIR 2.3k 0