為什么SoC驗(yàn)證一定需要FPGA原型驗(yàn)證呢？

在現(xiàn)代SoC芯片驗(yàn)證過程中，不可避免的都會使用FPGA原型驗(yàn)證，或許原型驗(yàn)證一詞對你而言非常新鮮，但是FPGA上板驗(yàn)證應(yīng)該是非常熟悉的場景了。

2023-05-30 標(biāo)簽：ASIC設(shè)計SoC芯片觸發(fā)器 1773 0

基于FPGA開發(fā)板流水燈的設(shè)計實(shí)現(xiàn)

流水燈，有時候也叫跑馬燈，是一個簡單、有趣又經(jīng)典的實(shí)驗(yàn)，基本所有單片機(jī)的玩家們在初期學(xué)習(xí)的階段都做過。本次我們也來介紹一下如何通過小腳丫FPGA實(shí)現(xiàn)一個流水燈。

2023-06-20 標(biāo)簽：單片機(jī)計數(shù)器譯碼器 1708 0

設(shè)計一個計數(shù)器來講解時序邏輯

時序邏輯是Verilog HDL 設(shè)計中另一類重要應(yīng)用。從電路特征上看來，其特點(diǎn)為任意時刻的輸出不僅取決于該時刻的輸入，而且還和電路原來的狀態(tài)有關(guān)。

2023-08-14 標(biāo)簽：fpga邏輯電路寄存器 1671 0

具有可編程環(huán)路補(bǔ)償功能的μModule系列高密度電源解決方案

采用耐熱性能增強(qiáng)型內(nèi)置組件級 （CoP） BGA 封裝，以 16 mm x 16 mm 的小尺寸 PCB 空間實(shí)現(xiàn)高功率 LTC4678。電感器采用堆疊...

2020-01-09 標(biāo)簽：穩(wěn)壓器數(shù)字電源μModule 1642 0

英特爾SmartNIC助力加速通信與網(wǎng)絡(luò)工作負(fù)載的方法介紹

英特爾? FPGA SmartNIC N6000-PL 平臺是第三代英特爾? SmartNIC，提供 2 個 100 GbE 端口。

2023-08-18 標(biāo)簽：收發(fā)器振蕩器以太網(wǎng)控制器 1617 0

如何讀懂FPGA開發(fā)過程中的Vivado時序報告？

FPGA開發(fā)過程中，vivado和quartus等開發(fā)軟件都會提供時序報告，以方便開發(fā)者判斷自己的工程時序是否滿足時序要求。

2023-06-26 標(biāo)簽：寄存器時序約束Vivado 1614 0

基于FPGA開發(fā)板點(diǎn)亮LED燈

設(shè)計規(guī)劃--波形繪制--編寫代碼--代碼編譯--編寫testbench--對比波形--綁定管腳--全編譯--上板驗(yàn)證

2023-05-22 標(biāo)簽：led燈時序電路RTL 1543 0

基于FPGA采用模塊化思路設(shè)計一個譯碼器

本次實(shí)驗(yàn)的任務(wù)是構(gòu)建一個3-8譯碼器，且將譯碼結(jié)果通過小腳丫的LED燈顯示。

2023-06-20 標(biāo)簽：led燈譯碼器數(shù)字電路 1511 0

AM62x GPMC并口如何實(shí)現(xiàn)小數(shù)據(jù)低時延的功能呢？

GPMC(General Purpose Memory Controller)是TI處理器特有的通用存儲器控制器接口，支持8/16bit數(shù)據(jù)位寬，支持1...

2023-08-16 標(biāo)簽：處理器控制器存儲器 1410 0

到底誰能提升Calibre的效率？

Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗(yàn)證軟件，被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口，調(diào)用版...

2023-07-25 標(biāo)簽：芯片設(shè)計仿真器SWAP 1395 0

如何最大程度地降低地彈噪聲對單板信號完整性影響？

本文結(jié)合某單板（下文中統(tǒng)一稱M單板）FPGA調(diào)試過程中發(fā)現(xiàn)地彈噪聲造成某重要時鐘信號劣化從而導(dǎo)致單板業(yè)務(wù)丟包的故障，來談下如何最大程度地降低地彈噪聲對單...

2023-06-26 標(biāo)簽：示波器信號完整性SSRAM 1239 0

SpinalHDL里pipeline的設(shè)計思路

如果你曾看過VexRSICV的設(shè)計，對于從事邏輯設(shè)計的你會驚訝從未想過邏輯設(shè)計還能這么來做。針對VexRSICV所衍生出的pipeline Lib，該系...

2023-08-16 標(biāo)簽：時序電路加法器Pipeline 1193 0

從SoC仿真驗(yàn)證到FPGA原型驗(yàn)證的時機(jī)

我們當(dāng)然希望在項(xiàng)目中盡快準(zhǔn)備好基于FPGA原型驗(yàn)證的代碼，以便最大限度地為軟件團(tuán)隊和RTL驗(yàn)證人員帶來更客觀的收益。

2023-05-30 標(biāo)簽：驅(qū)動器存儲器SoC芯片 1161 0

介紹一下FPGA時序約束語法的“偽路徑”和“多周期路徑”

FPGA開發(fā)過程中軟件的綜合布線耗時很長，這塊對FPGA產(chǎn)品開發(fā)的進(jìn)度影響很大。

2023-06-26 標(biāo)簽：寄存器RAM異步復(fù)位 1161 0

2D中值濾波算法的設(shè)計實(shí)現(xiàn)

該項(xiàng)目包含使用高級綜合 (HLS) 的 2D 中值濾波器算法的實(shí)現(xiàn)。該項(xiàng)目的目標(biāo)是在不到 3 ms的時間內(nèi)對測試圖像進(jìn)行去噪，同時消耗不到 25% 的可...

2023-07-12 標(biāo)簽：濾波器FPGA開發(fā)板HLS 1151 0

BYO、FPGA開發(fā)板與商用，一文詳解各類原型驗(yàn)證

幾十年來，數(shù)字芯片設(shè)計復(fù)雜度不斷攀升，使芯片驗(yàn)證面臨資金與時間的巨大挑戰(zhàn)。在早期，開發(fā)者為了驗(yàn)證芯片設(shè)計是否符合預(yù)期目標(biāo)，不得不依賴于耗時的仿真結(jié)果或是...

2024-04-02 標(biāo)簽：eda數(shù)字芯片FPGA開發(fā)板 1022 0

FPGA時序約束的原理是什么？

FPGA開發(fā)過程中，離不開時序約束，那么時序約束是什么？簡單點(diǎn)說，F(xiàn)PGA芯片中的邏輯電路，從輸入到輸出所需要的時間，這個時間必須在設(shè)定的時鐘周期內(nèi)完成...

2023-06-26 標(biāo)簽：寄存器觸發(fā)器FPGA芯片 935 0

FPGA開發(fā)板為什么要使用SDRAM呢

SDRAM有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信號，這樣就能和計算機(jī)的系統(tǒng)總線 同步。

2022-11-18 標(biāo)簽：控制器SDRAMDDR 911 0