完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12560個(gè) 瀏覽:616480次 帖子:7885個(gè)
全國(guó)產(chǎn)RK3568J + FPGA的PCIe、FSPI通信實(shí)測(cè)數(shù)據(jù)分享!
測(cè)試數(shù)據(jù)匯總 ? 案例 時(shí)鐘頻率 理論速率 測(cè)試結(jié)果 FSPI通信案例 150MHz 71.53MB/s 讀速率:67.452MB/s 寫(xiě)速率:52.6...
2024-05-30 標(biāo)簽:FPGA數(shù)據(jù)通信 1360 0
在FPGA中利用IP核實(shí)現(xiàn)I/Q信號(hào)的產(chǎn)生
對(duì)于有些通信類(lèi),光通信類(lèi)以及射頻方向的同學(xué)都知道在通信的信號(hào)處理中,輸入的信號(hào)需要分成兩路(I路和Q路),也被稱(chēng)作為正交調(diào)制信號(hào)。
國(guó)產(chǎn)ARM + FPGA的SDIO通信開(kāi)發(fā)介紹!
SDIO(Secure Digital lnput and Output),即安全數(shù)字輸入輸出接口。SDIO總線協(xié)議是由SD協(xié)議演化而來(lái),它主要是對(duì)SD...
在激光雷達(dá)中,使用FPGA實(shí)現(xiàn)TDC時(shí)需要手動(dòng)約束進(jìn)位鏈的位置。這里簡(jiǎn)單記錄下。 在outflow下會(huì)生成一個(gè).qplace文件?。用于指示布線的各個(gè)原...
FPGA是實(shí)現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵
到2028年,全球工業(yè)4.0市場(chǎng)規(guī)模預(yù)計(jì)將超過(guò)2790億美元,復(fù)合年增長(zhǎng)率為16.3%。雖然開(kāi)發(fā)商和制造商對(duì)這種高速增長(zhǎng)已經(jīng)習(xí)以為常,但其影響才剛剛開(kāi)始...
基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)
近年來(lái),信息安全應(yīng)用于生活中的各個(gè)領(lǐng)域.在光通信系統(tǒng)中,往往對(duì)速率有著較高的追求。其中對(duì)光模塊,光纖通信中的傳輸算法,傳輸?shù)哪J揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。
2024-05-10 標(biāo)簽:FPGA收發(fā)器FPGA設(shè)計(jì) 2327 0
最近項(xiàng)目需要用到差分信號(hào)傳輸,于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA中,主要通過(guò)原語(yǔ)實(shí)現(xiàn)差分信號(hào)的收發(fā):OBUFDS(差分輸出BU...
今年2月,英特爾宣布將Altera分拆為一家專(zhuān)注于FGPA的獨(dú)立公司。擁有40年的血統(tǒng),Altera的名字在業(yè)界肯定是眾所周知的。雖然該公司仍由英特爾1...
隨著時(shí)代的變換,人們對(duì)圖像的穩(wěn)定性、清晰度、亮度和顏色的追求越來(lái)越高,像以前的標(biāo)清(SD)慢慢演變成高清(HD),到現(xiàn)在人們更是追求藍(lán)光品質(zhì)的圖像。
FPGA入門(mén)必備:Testbench仿真文件編寫(xiě)實(shí)例詳解
在編寫(xiě)完HDL代碼后,往往需要通過(guò)仿真軟件Modelsim或者Vivadao自帶的仿真功能對(duì)HDL代碼功能進(jìn)行驗(yàn)證,此時(shí)我們需要編寫(xiě)Testbench文...
詳細(xì)的原時(shí)鐘時(shí)序、數(shù)據(jù)路徑時(shí)序、目標(biāo)時(shí)鐘時(shí)序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)路徑信息,其中包括Tco延遲和布線延遲,各級(jí)累加之后得到總的延遲時(shí)間。
基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案
FPGA元器件在高速并行處理和數(shù)據(jù)傳輸中有獨(dú)特優(yōu)勢(shì),F(xiàn)PGA正在前端信號(hào)處理中越來(lái)越多地代替ASIC和DSP。我們需要的就是這種設(shè)計(jì)周期短,功能密度高,...
單芯片單片機(jī)是指:將CPU,ROM,RAM,振蕩電路,定時(shí)器和串行I/F等集成于一個(gè)LSI的微處理器。單芯片單片機(jī)的基礎(chǔ)上再配置一些系統(tǒng)的主要外圍電路,...
意在給大家補(bǔ)充一下基于FPGA的圖像算法基礎(chǔ),于是講解了一下常見(jiàn)的圖像算法模塊,經(jīng)過(guò)個(gè)人的總結(jié),將知識(shí)點(diǎn)分布如下所示。
LOC約束是FPGA設(shè)計(jì)中最基本的布局約束和綜合約束,能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置,可實(shí)現(xiàn)絕對(duì)定位、范圍定位以及區(qū)域定位。
TCP/IP 協(xié)議 使用 TCP/IP 協(xié)議可以將 FPGA 中的數(shù)據(jù)以太網(wǎng)的形式輸出到上位機(jī),上位機(jī)通過(guò)網(wǎng)絡(luò)協(xié)議棧讀取 FPGA 發(fā)送的信息。
FPGA研發(fā)設(shè)計(jì)規(guī)范的簡(jiǎn)明探討
每個(gè)module應(yīng)存在于單獨(dú)的源文件中,源文件名應(yīng)與其所包含的模塊名相同。每個(gè)設(shè)計(jì)都應(yīng)該有一個(gè)完善的文件頭,包含公司名稱(chēng)、設(shè)計(jì)者、設(shè)計(jì)時(shí)間、文件名、所屬...
2024-04-26 標(biāo)簽:FPGA 732 0
國(guó)產(chǎn)ARM + FPGA的CSI通信案例介紹
CSI總線是一項(xiàng)用于將圖像傳感器與處理器連接的并行通信接口,在工業(yè)自動(dòng)化、能源電力、智慧醫(yī)療等領(lǐng)域得到廣泛應(yīng)用,具備了高帶寬,開(kāi)發(fā)難度低和低成本優(yōu)點(diǎn)。
基于Verilog HDL的FPGA圖像濾波處理仿真實(shí)現(xiàn)
注意這里的A是double類(lèi)型的,直接進(jìn)行imshow會(huì)全白,要轉(zhuǎn)化到0-1:A=A./255,或者把double類(lèi)型轉(zhuǎn)化為整形。
Xilinx SelectIO資源內(nèi)部的IDELAYE2應(yīng)用介紹
本文我們介紹下Xilinx SelectIO資源內(nèi)部IDELAYE2資源應(yīng)用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信號(hào)通過(guò)引腳進(jìn)入...
2024-04-26 標(biāo)簽:FPGA時(shí)鐘信號(hào)Vivado 3189 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |