完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12561個(gè) 瀏覽:616577次 帖子:7885個(gè)
FPGA器件選型的7個(gè)原則:器件供貨渠道和開發(fā)工具的支持、器件的硬件資源、器件的電氣接口標(biāo)準(zhǔn)、器件的速度等級、器件的穩(wěn)定等級、器件的封裝和器件的價(jià)格。
2017-02-11 標(biāo)簽:FPGA 1586 0
然后調(diào)用sinplify,對其進(jìn)行綜合,結(jié)果很不順利。首先是synplify報(bào)不支持器件,才發(fā)現(xiàn)synplify 9.6.2是2008年的產(chǎn)品,比Spa...
接下來就是調(diào)用IPcore,來產(chǎn)生ROM的IP了。流程就不多講了,不清楚的同學(xué)可以看書,也可以簡單瀏覽一下。在建立IPcore的時(shí)候,選擇為Block ...
2017-02-11 標(biāo)簽:FPGA 5351 0
ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)需要注意的幾點(diǎn)
FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過程。
首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設(shè)置為存檔類型(去掉只讀)
2017-02-11 標(biāo)簽:FPGA 994 0
Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快,大家現(xiàn)在常用的版本都在ISE12.1了。
latch是電平觸發(fā),register是邊沿觸發(fā),register在同一時(shí)鐘邊沿觸發(fā)下動作,符合同步電路的設(shè)計(jì)思想,而latch則屬于異步電路設(shè)計(jì),往往...
cmos的高低電平分別為:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD.
FPGA芯片有固定的時(shí)鐘路由,這些路由能有減少時(shí)鐘抖動和偏差。需要對時(shí)鐘進(jìn)行相位移動或變頻的時(shí)候,一般不允許對時(shí)鐘進(jìn)行邏輯操作,這樣不僅會增加時(shí)鐘的偏差...
2017-02-11 標(biāo)簽:FPGA 1567 0
影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么?
提高FPGA設(shè)計(jì)生產(chǎn)力的工具、技巧和方法,9影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么?
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)時(shí)序 754 0
FPGA為什么是可以編程的?恐怕很多菜鳥不知道,他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識的認(rèn)為可編程嘛,肯定就是像寫軟件一樣啦。軟件編程的...
正在進(jìn)行軟件無線電FPGA重新設(shè)計(jì)
認(rèn)知無線電(CR)是一種智能的無線電通信系統(tǒng),它能夠感知周圍的電磁環(huán)境、無線信道特征以及用戶需求,并通過推理和對以往經(jīng)驗(yàn)的學(xué)習(xí),自適應(yīng)地調(diào)整其內(nèi)部配置,...
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(2)
在Xilinx 的FPGA器件中,全局的復(fù)位/置位信號(Global Set/Reset (GSR))(可以通過全局復(fù)位管腳引入)是幾乎絕對可靠的,因?yàn)?..
2017-02-11 標(biāo)簽:FPGA 1105 0
最近在做一個(gè)GUI的項(xiàng)目,想試著用FPGA實(shí)現(xiàn)一個(gè)簡單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì),但是軟件程序上還處在調(diào)試階段,由于程序比較大,F(xiàn)...
FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法
目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對時(shí)鐘的周期、占空比、延時(shí)和抖動提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一...
Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧
這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表,這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢,為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查。
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)技巧
以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查 。
基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)
用了半個(gè)多月的ISE,幾乎全是自學(xué)起來的,碰到了很多很多讓人DT好久的小問題,百度也百不到,后來還是都解決了,為了盡量方便以后的剛學(xué)ISE的童鞋不再因?yàn)?..
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |