完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12560個 瀏覽:616514次 帖子:7885個
基于28nn Stratix V FPGA的100GbE線路
Altera公司的28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Strati...
SignalTapII ELA設(shè)計的FPGA在線調(diào)試技術(shù)
在設(shè)計基于FPGA的電子系統(tǒng)時,一般需要用示波器、邏輯分析儀等外部測試設(shè)備進(jìn)行輸入輸出信號的測試,借助測試探頭把信號送到測試設(shè)備上進(jìn)行觀察分析。當(dāng)然,前...
2010-05-28 標(biāo)簽:fpga 914 0
FPGA設(shè)計的高速FIFO電路技術(shù) 本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲器等。...
多種EDA工具的FPGA設(shè)計方案 概述:介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配
基于FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC技術(shù)
基于FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC技術(shù) 數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實現(xiàn)
FPGA設(shè)計的具有數(shù)字顯示的水溫測控系統(tǒng)
FPGA設(shè)計的具有數(shù)字顯示的水溫測控系統(tǒng) 近年來,電子技術(shù)的快速發(fā)展,使得計算機(jī)廣泛用于自動檢測和自動控制系統(tǒng)中,以致電壓、電流、溫度等
MPEG-2復(fù)用器PSI信息分析部分的FPGA實現(xiàn)
MPEG-2復(fù)用器PSI信息分析部分的FPGA實現(xiàn) 復(fù)用器是數(shù)字電視前端平臺的關(guān)鍵設(shè)備,它的主要功能是完成對輸入多路傳輸流(Transport St...
基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計
基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計 在復(fù)雜片上系統(tǒng)SoC的設(shè)計過程中,驗證仿真是影響項目進(jìn)度的關(guān)鍵因素。隨著芯片生產(chǎn)和制造工藝的提高,SoC...
FPGA的時鐘頻率同步設(shè)計 網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機(jī)械,運(yùn)行速
2010-01-04 標(biāo)簽:fpga 3034 0
使用PLD應(yīng)對產(chǎn)品上市時間和設(shè)計靈活性的限制
使用PLD應(yīng)對產(chǎn)品上市時間和設(shè)計靈活性的限制 變化迅速的市場需求驅(qū)使越來越多的系統(tǒng)設(shè)計者在他們的嵌入式解決方案中使用PLD來緩解產(chǎn)品上市時間的壓力以及設(shè)計靈
基于FPGA的智能溫度采集控制器 摘要:溫度的監(jiān)測與控制,對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計了基于數(shù)字化一線總線技術(shù)的智...
DSP與FPGA設(shè)計的跟蹤伺服運(yùn)動控制技術(shù)
DSP與FPGA設(shè)計的跟蹤伺服運(yùn)動控制技術(shù) 摘 要: 在分析光電跟蹤伺服系統(tǒng)特點的基礎(chǔ)上,以TI公司DSP芯片TMS320F2812作為主...
常用FPGA/CPLD四種設(shè)計技巧 FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題,本文僅介紹一些常用的設(shè)計思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換...
28nm Stratix V FPGA突破帶寬瓶頸 Altera公司的最新28nm Stratix V FPGA正是為滿足高帶寬應(yīng)用設(shè)計要求而推出。 ...
2010-05-10 標(biāo)簽:FPGA 833 0
以智能型混合信號FPGA開發(fā)真正符合需求的系統(tǒng)
以智能型混合信號FPGA開發(fā)真正符合需求的系統(tǒng) 要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單,因為這樣就能將材料成本、部件庫存
FPGA協(xié)處理技術(shù)介紹及進(jìn)展 FPGA的架構(gòu)使得許多算法得以實現(xiàn),較之采用四核CPU或通用圖形處理器(GPGPU),這些算法的持續(xù)性能更接近器件的峰值性能
安富利推出Xilinx Virtex-6 FPGA DSP開
安富利推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件安富利公司旗下運(yùn)營機(jī)構(gòu)安富利電子元件宣布推出Xilinx Virtex -6 FP...
AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實現(xiàn)
AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實現(xiàn) 由于其較高的保密級別,AES算法被用來替代DES和3-DES,以適應(yīng)更為嚴(yán)苛的數(shù)
Virtex-6 FPGA ML605開發(fā)評估技術(shù)方案
Virtex-6 FPGA ML605開發(fā)評估技術(shù)方案 Virtex-6 FPGA是Xilinx公司的目標(biāo)設(shè)計平臺,提供集成的軟件和硬件,有利于設(shè)計集...
Altera推出業(yè)界帶寬最大的28nm Stratix V
Altera推出業(yè)界帶寬最大的28nm Stratix V FPGA Altera公司近日發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Strati...
2010-04-22 標(biāo)簽:FPGA 833 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |