固定幾何結構的FFT算法及其FPGA實現(xiàn)

．引言DFT及其快速算法FFT是信號處理領域的核心組成部分。FFT算法多種多樣，按數(shù)據(jù)組合方式不同一般分時域和頻域，按數(shù)據(jù)抽取方式的不同又可分為基2，基...

2009-06-20 標簽：FPGAFFT 1.5k 0

基于FPGA的直接數(shù)字頻率合成技術設計

摘要： 介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結構和優(yōu)化方法。重點介紹了DDS技術在FPGA中的實現(xiàn)方法，給出...

2009-06-20 標簽：FPGA 1k 0

基于FPGA的四階IIR數(shù)字濾波器

摘要：采用FPGA實現(xiàn)四階IIR數(shù)字濾波器，通過兩個二階節(jié)級聯(lián)構成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。

2009-06-20 標簽：FPGA 3k 0

數(shù)字簽名算法SHA-1的FPGA高速實現(xiàn)

摘 要：隨著網(wǎng)絡的迅速發(fā)展，信息安全越來越重要，信息認證是驗證收到信息來源和內(nèi)容的基本技術。常用的信息驗證碼是使用單向散列函數(shù)生成驗證碼，

2009-06-20 標簽：fpga 1.9k 0

數(shù)字頻率合成器的FPGA實現(xiàn)

摘要： 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現(xiàn)數(shù)字頻...

2009-06-20 標簽：FPGA 1.2k 0

利用FPGA技術實現(xiàn)數(shù)字通信中的交織器和解交織器

摘要：介紹用ＦＰＧＡ實現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案，詳細說明了設計中的一些問題及解決辦法。還介紹了一種實現(xiàn)ＦＰＧＡ中信號延時的方法。

2009-06-20 標簽：FPGA 1.7k 0

用FPGA設計軟件無線電和調(diào)制解調(diào)器

本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設計為例，介紹利用FPGA設計數(shù)字濾波器的技巧和器件選擇方法，說明執(zhí)行分布式計算時FPGA比DSP的優(yōu)越之處。 ...

2009-06-20 標簽：FPGA 950 0

FPGA在多進制正交擴頻通信系統(tǒng)中的應用

摘 要： 討論了高速無線分組網(wǎng)絡中多進制正交擴頻通信系統(tǒng)的設計和實現(xiàn)，其中在系統(tǒng)核心部分的擴頻編碼調(diào)制和解調(diào)等很多功能都由FPGA來完成，并對此進行了詳...

2009-06-20 標簽：FPGA 1.4k 0

同步數(shù)字體制（SDH）數(shù)字交叉連接（SDXC）矩陣的設計原理

要：介紹了一種基于現(xiàn)場可編程邏輯陣列（FPGA）的同步數(shù)字體制（SDH）數(shù)字交叉連接（SDXC）矩陣的設計原理，該矩陣可以實現(xiàn)2條STM-1輸入信號中1...

2009-06-20 標簽：fpgasdh 4.4k 0

基于FPGA的直接數(shù)字頻率合成器的設計和實現(xiàn)

摘要：介紹了利用Altera的FPGA器件（ACEX EP1K50）實現(xiàn)直接數(shù)字頻率合成器的工作原理、設計思想、電路結構和改進優(yōu)化方法。 關鍵詞：直接數(shù)字

2009-06-20 標簽：FPGA 844 0

基于模糊控制的遲早門同步器及其FPGA實現(xiàn)

摘要：介紹了遲早門同步器的基本工作原理，提出了在遲早門同步器中引入模糊邏輯控制獲得較小相位抖動的方法，給出了遲早門同步器在ＦＰＧＡ上的

2009-06-20 標簽：FPGA 1k 0

自適應算術編碼的FPGA實現(xiàn)

摘要： 在簡單介紹算術編碼和自適應算術編碼的基礎上，介紹了利用FPGA器件并通過VHDL語言描述實現(xiàn)自適應算術編碼的過程。整個編碼系統(tǒng)在LTERA公司的...

2009-06-20 標簽：FPGA 1.4k 0

FPGA在軟件無線電中的應用

摘 要 ：本文結合各種實際測試介紹了羅德與施瓦茨公司的手持式頻譜儀R&S FSH在發(fā)射機與天饋線測試、無線電干擾查處以及電磁兼容診斷測試中的應用。

2009-06-20 標簽：FPGA 840 0

利用FPGA實現(xiàn)多路話音/數(shù)據(jù)復接設備

摘 要： 本文利用FPGA完成了8路同步話音及16路異步數(shù)據(jù)的復接與分接過程，并且實現(xiàn)了復接前的幀同步捕獲和利用DDS對時鐘源進行分頻得到所需時鐘的過程。該設計

2009-06-20 標簽：FPGA 838 0

錯誤檢測與糾正電路的設計與實現(xiàn)

摘　要：針對一些惡劣的電磁環(huán)境對隨機存儲器（RAM）電路誤碼影響的情況，根據(jù)糾錯編碼的基本原理，提出簡單實用的能檢查兩位錯誤并自動糾正一位錯誤的EDAC

2009-06-20 標簽：fpgavhdl 1.2k 0

基于CPLD/FPGA的半整數(shù)分頻器的設計

摘要：簡要介紹了CPLD/FPGA器件的特點和應用范圍，并以分頻比為2.5的半整數(shù)分頻器的設計為例，介紹了在MAX+plus II開發(fā)軟件下，利用VHD...

2009-06-20 標簽：FPGACPLD 954 0

基于FPGA的多種形式分頻的設計與實現(xiàn)

摘 要： 本文通過在QuartursⅡ開發(fā)平臺下，一種能夠實現(xiàn)等占空比、非等占空比整數(shù)分頻及半整數(shù)分頻的通用分頻器的FPGA設計與實現(xiàn)，介紹了利用VHDL硬件描

2009-06-20 標簽：FPGA 758 0

基于FPGA的高頻時鐘的分頻和分配設計

摘要：介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學模塊提供時間基準而設計的一種新型高頻時鐘扇出電路。該電路利用FPGA芯片來實現(xiàn)對高頻時鐘的分頻

2009-06-20 標簽：FPGA 1.6k 0