如何在Unified IDE中創(chuàng)建視覺庫HLS組件

最近我們分享了開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE）和開發(fā)者分享｜AMD V...

2025-07-02 標簽：操作系統(tǒng)IDEUnified 489 0

使用AMD Vitis Unified IDE創(chuàng)建HLS組件

這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎上撰寫，但使用的是 ...

2025-06-20 標簽：amd嵌入式Vivado 985 0

Vivado HLS設計流程

為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設計者需要考慮如何加速設計開發(fā)的周期。設計加速主要可以從“設計的重用”和“抽象層級的提升”這兩個方面來考慮。Xili...

2025-04-16 標簽：FPGAXilinx代碼 732 0

使用HLS流程設計和驗證圖像信號處理設備

STMicroelectronics成像部門負責向消費者、工業(yè)、安全和汽車市場提供創(chuàng)新的成像技術和產(chǎn)品。該團隊精心制定了一套通過模板實現(xiàn)的High-Le...

2025-01-08 標簽：傳感器西門子圖像信號 675 0

一種在HLS中插入HDL代碼的方式

很多人都比較反感用C/C++開發(fā)（HLS）FPGA，大家第一拒絕的理由就是耗費資源太多。但是HLS也有自己的優(yōu)點，除了快速構建算法外，還有一個就是接口的...

2024-07-16 標簽：FPGA函數(shù)代碼 1446 0

在Windows 10上創(chuàng)建并運行AMD Vitis?視覺庫示例

本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使...

2024-05-08 標簽：RTLGUIOpenCV 1288 0

Vivado HLS的圖像傳感器FPN噪聲去除算法設計

隨著科技的發(fā)展，圖像傳感器逐步在各行各業(yè)廣泛應用[1]。受限于半導體工藝，CMOS圖像傳感器的輸出一般都帶有噪聲，噪聲的表現(xiàn)形式也多種多樣[2]。其中，...

2024-01-02 標簽：噪聲圖像傳感器Vivado 2338 0

如何用HLS實現(xiàn)UART呢？

UART 是一種舊的串行通信機制，但仍在很多平臺中使用。它在 HDL 語言中的實現(xiàn)并不棘手，可以被視為本科生的作業(yè)。在這里，我將通過這個例子來展示在 H...

2023-11-20 標簽：fpgauartHDL語言 1005 0

如何用HLS實現(xiàn)UART

UART 是一種舊的串行通信機制，但仍在很多平臺中使用。它在 HDL 語言中的實現(xiàn)并不棘手，可以被視為本科生的作業(yè)。在這里，我將通過這個例子來展示在 H...

2023-11-20 標簽：fpga計算機uart 850 0

HLS中組合電路對設計的影響

該項目通過一個示例演示了 HLS 中組合電路對設計的影響。

2023-11-03 標簽：邏輯電路asicRTL 1082 0

如何優(yōu)化FPGA HLS設計呢？

用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設計性能。

2023-10-30 標簽：arm濾波器FPGA設計 1347 0

優(yōu)化FPGA HLS設計

用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設計性能。

2023-10-30 標簽：fpga濾波器RTL 961 0

把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享

Vivado以IP為核心的設計理念的一個重要支撐就是IP Integrator（簡稱IPI，IP集成器）。用戶可以很便捷地把VivadoIP Catal...

2023-08-24 標簽：VHDL語言RTLVivado 2587 0

如何在Vitis HLS GUI中使用庫函數(shù)？

Vitis? HLS 2023.1 支持新的 L1 庫向導，本文將講解如何下載 L1 庫、查看所有可用功能以及如何在 Vitis HLS GUI 中使用庫函數(shù)。

2023-08-16 標簽：仿真器GUIC++語言 1583 0

在Zynq裸機設計中使用視覺庫L1 remap函數(shù)的示例

本篇博文旨在演示如何在 Zynq 設計中使用 Vitis 視覺庫函數(shù) (remap) 作為 HLS IP，然后在 Vitis 中使用該函數(shù)作為平臺來運行...

2023-08-01 標簽：函數(shù)Zynq腳本 1100 0

淺析HLS的任務級并行性

HLS的任務級并行性（Task-level Parallelism）分為兩種：一種是控制驅動型；一種是數(shù)據(jù)驅動型。

2023-07-27 標簽：驅動器控制驅動器HLS 1265 0

基于HLS之任務級并行編程

? HLS任務級編程第一篇文章可看這里： HLS之任務級并行編程 HLS的任務級并行性（Task-level Parallelism）分為兩種：一種是控...

2023-07-27 標簽：編程函數(shù)HLS 1639 0

2D中值濾波算法的設計實現(xiàn)

該項目包含使用高級綜合 (HLS) 的 2D 中值濾波器算法的實現(xiàn)。該項目的目標是在不到 3 ms的時間內對測試圖像進行去噪，同時消耗不到 25% 的可...

2023-07-12 標簽：濾波器FPGA開發(fā)板HLS 1169 0

調用HLS的FFT庫實現(xiàn)N點FFT

在HLS中用C語言實現(xiàn)8192點FFT，經(jīng)過測試，實驗結果正確，但是時序約束不到100M的時鐘，應該是設計上的延時之類的比較大，暫時放棄這個方案，調用H...

2023-07-11 標簽：fpgaFFT時鐘 1503 0

使用Xilinx FPGA實現(xiàn)OFDM系統(tǒng)

OFDM中調制使用IFFT，解調使用IFFT，在OFDM實現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時必備的關鍵模塊。在使用Xilinx的7系列FPGA（KC705）實...

2023-07-10 標簽：fpgaXilinxFFT 1533 0