3D-IC設(shè)計(jì)之系統(tǒng)級版圖原理圖一致性檢查

隨著芯片工藝尺寸的縮小趨于飽和或停滯，設(shè)計(jì)師們現(xiàn)在專注于通過 3D-IC 異構(gòu)封裝，在芯片所在平面之外的三維空間中構(gòu)建系統(tǒng)。3D-IC 異構(gòu)封裝結(jié)構(gòu)可能...

2022-12-09 標(biāo)簽：原理圖IC3D 4862 0

什么是門控時(shí)鐘？如何生成門控時(shí)鐘？

由于門控時(shí)鐘邏輯具有一定的開銷，因此數(shù)據(jù)寬度過小不適合做clockgating。一般情況下，數(shù)據(jù)寬度大于8比特時(shí)建議采用門控時(shí)鐘。

2022-12-05 標(biāo)簽：IC設(shè)計(jì)門控時(shí)鐘 3467 0

淺談Perl在IC設(shè)計(jì)中的運(yùn)用

Perl腳本能夠高效批量化操作，降低錯(cuò)誤率，提高效率。如批量生成verilog代碼，快速生成仿真testbench，verilog代碼的自動(dòng)對齊，mod...

2022-11-14 標(biāo)簽：IC設(shè)計(jì) 1738 0

VCD/FSDB/SHM/VPD波形dump的方法

仿真是IC設(shè)計(jì)不可或缺的重要步聚，其中仿真波形是debug的必要條件。今天簡要介紹下一下幾種波形文件VCD/FSDB /SHM/VPD的dump方法。

2022-11-11 標(biāo)簽：IC設(shè)計(jì)VCDdump 1.8萬 0

芯片IC設(shè)計(jì)開發(fā)流程：前端設(shè)計(jì)和后端設(shè)計(jì)階段

這是一個(gè)關(guān)于系統(tǒng)構(gòu)成和芯片架構(gòu)的高層次描達(dá)文件，涉及芯片的高層次操作、引腳分配與定義、軟件編程模型、可測性、寄存器定義以及應(yīng)用模型等。

2022-11-10 標(biāo)簽：fpgaIC設(shè)計(jì) 1.4萬 0

IC設(shè)計(jì)知識點(diǎn)：verilog定位手段之關(guān)鍵信號統(tǒng)計(jì)

在IC設(shè)計(jì)中，進(jìn)行需要對關(guān)鍵信號的特定狀態(tài)進(jìn)行計(jì)數(shù)，方便debug時(shí)進(jìn)行狀態(tài)判斷。如對流控、反壓等信號進(jìn)行計(jì)數(shù)。有時(shí)候需要進(jìn)行判斷，是高電平計(jì)數(shù)還是低電平計(jì)數(shù)。

2022-10-31 標(biāo)簽：IC設(shè)計(jì)Verilog 1244 0

是否有一種最佳的方法來進(jìn)行封裝內(nèi)的Die測試以減少測試時(shí)間

在IC設(shè)計(jì)的大部分歷史中，一個(gè)封裝中都只有一個(gè)Die，或者是多芯片模塊(MCM)。

2022-10-27 標(biāo)簽：IC設(shè)計(jì)MCMtap 2566 0

什么是芯片反向設(shè)計(jì)？

芯片反向工程的意義：現(xiàn)代IC產(chǎn)業(yè)的市場競爭十分激烈，所有產(chǎn)品都是日新月異，使得各IC設(shè)計(jì)公司必須不斷研發(fā)新產(chǎn)品，維持自身企業(yè)的競爭力。IC設(shè)計(jì)公司常常要...

2022-10-18 標(biāo)簽：IC設(shè)計(jì) 1253 0

一文解析IC設(shè)計(jì)全工程生產(chǎn)制造

芯片板級調(diào)試bs. eeto. a ●功能調(diào)試 -功能列表、功能確認(rèn)、兼容性 ● 指標(biāo)測量 -功耗、頻率、參數(shù) ●驅(qū)動(dòng)調(diào)試 -編程指南 ...

2022-10-13 標(biāo)簽：fpgaIC設(shè)計(jì) 624 0

2.5 D和3D IC如何進(jìn)行單個(gè)裸片測試

在 IC 設(shè)計(jì)的大部分歷史中，我們在一個(gè)封裝中使用了一個(gè)芯片，以及多芯片模塊 (MCM)。對于具有多個(gè)裸片的 2.5D 和 3D IC，您如何進(jìn)行單個(gè)裸...

2022-10-12 標(biāo)簽：IC設(shè)計(jì)JTAG 1509 0

IC設(shè)計(jì)錯(cuò)誤案例分析

如下所示，信號a取反賦值給信號b，底層邏輯是，如果a位寬少于b位寬，則a先高位補(bǔ)0，再進(jìn)行取反，最后賦值給b。

2022-09-26 標(biāo)簽：IC設(shè)計(jì)VCS 1384 0

3D IC制造技術(shù)已成主流，異構(gòu)3D IC還有待進(jìn)步

多年來，3D IC技術(shù)已從初始階段發(fā)展成為一種成熟的主流制造技術(shù)。EDA行業(yè)引入了許多工具和技術(shù)來幫助設(shè)計(jì)采用3D IC路徑的產(chǎn)品。最近，復(fù)雜的SoC實(shí)...

2022-09-16 標(biāo)簽：集成電路IC設(shè)計(jì)eda 1449 0

深度解析全電放電（ESD）保護(hù)技術(shù)

如何防止靜電放電損傷呢？首先當(dāng)然改變壞境從源頭減少靜電(比如減少摩擦、少穿羊毛類毛衣、控制空氣溫濕度等)。

2022-09-15 標(biāo)簽：ESDIC設(shè)計(jì) 1442 0

狀態(tài)機(jī)的相關(guān)知識以及C語言編程技能

今天繼續(xù)為大家解析聯(lián)發(fā)科技數(shù)字IC設(shè)計(jì)崗的筆試題。

2022-09-07 標(biāo)簽：IC設(shè)計(jì)C語言狀態(tài)機(jī) 891 0

芯片的內(nèi)部線路圖如何設(shè)計(jì)

作為一名硬件工程師，自然經(jīng)常與各種芯片打交道，可能有的同學(xué)對芯片的內(nèi)部并不是很了解，不少同學(xué)在應(yīng)用新的芯片時(shí)直接翻到Datasheet的應(yīng)用頁面，按照推...

2022-08-29 標(biāo)簽：芯片pcbIC設(shè)計(jì) 8768 0

IC設(shè)計(jì)與方法

Quarus Ⅱ工具的整體編譯過程包括邏輯綜合、布局布線、時(shí)序分析、I/O分析（個(gè)人理解芯片引腳的分析）等編譯子過程。

2022-08-16 標(biāo)簽：IC設(shè)計(jì)編譯可編程芯片 931 0

淺談IC設(shè)計(jì)中的位寬不匹配的危害

在IC設(shè)計(jì)中，硬復(fù)位用于配置寄存器和配置信號的跨時(shí)鐘模塊。即一個(gè)配置信號cfg_mac_mode是由硬復(fù)位驅(qū)動(dòng)的，如果要同步到其他時(shí)鐘域，跨時(shí)鐘模塊需要...

2022-07-15 標(biāo)簽：IC設(shè)計(jì)時(shí)鐘模塊 2844 0