完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > ic設(shè)計
IC設(shè)計,Integrated Circuit Design,或稱為集成電路設(shè)計,是電子工程學(xué)和計算機工程學(xué)的一個學(xué)科,其主要內(nèi)容是運用專業(yè)的邏輯和電路設(shè)計技術(shù)設(shè)計集成電路。
文章:1278個 瀏覽:105098次 帖子:85個
芯片IC設(shè)計開發(fā)流程:前端設(shè)計和后端設(shè)計階段
這是一個關(guān)于系統(tǒng)構(gòu)成和芯片架構(gòu)的高層次描達文件,涉及芯片的高層次操作、引腳分配與定義、軟件編程模型、可測性、寄存器定義以及應(yīng)用模型等。
關(guān)于IC設(shè)計中的靜態(tài)漏電流問題
在芯片流片之后,需要測試芯片的靜態(tài)漏電流的設(shè)計是否達標,如果芯片的靜態(tài)電流過大,比如應(yīng)用到手機、筆記本電腦等需要電池供電的芯片會嚴重的影響待機時間,使芯...
復(fù)雜光子電路與電子電路集成的協(xié)同設(shè)計。由于光子電路和電子電路性質(zhì)大不相同,這給兩種電路的版圖組合提出了一些挑戰(zhàn)。電子電路的布線不得影響光行為,反之亦然。...
ZYNQ系列FPGA使用,PS與PL接口設(shè)計和硬件設(shè)計
隨著開源的MCU源代碼越來越多,也逐漸的影響著嵌入式系統(tǒng)開發(fā)的思路,出現(xiàn)了兩種以前不常見的設(shè)計思路。第一,原本需要購買一顆MCU芯片的設(shè)計,現(xiàn)在直接考慮...
2020-11-27 標簽:cpuIC設(shè)計操作系統(tǒng) 1.3萬 0
什么是COB封裝? COB的優(yōu)缺點是啥子? 什么是綁定IC? Altiumdesigner 里面 如何繪制? 官方解答:COB封裝即chip On bo...
2020-09-29 標簽:IC設(shè)計PCB設(shè)計COB封裝 1.3萬 0
從上海IC咖啡看中國IC設(shè)計創(chuàng)業(yè)
在中國,聯(lián)想、華為、中興等高科技公司已為數(shù)不少,但作為基礎(chǔ)的核心芯片設(shè)計廠商卻屈指可數(shù)。
ic設(shè)計主要做什么 ic設(shè)計和芯片設(shè)計區(qū)別 ic設(shè)計軟件有哪幾種
集成電路 (Integrated Circuit, IC) 設(shè)計主要是指設(shè)計和開發(fā)具有特定功能的集成電路芯片,這些芯片通常由多種電子器件、電路和系統(tǒng)集...
本文所指的EDA技術(shù),主要針對電子電路設(shè)計、PCB設(shè)計和IC設(shè)計。EDA 設(shè)計可分為系統(tǒng)級、電路級和物理實現(xiàn)級。
本文首先介紹了ic設(shè)計的方法,其次介紹了IC設(shè)計前段設(shè)計的主要流程及工具,最后介紹了IC設(shè)計后端設(shè)計的主要流程及工具。
對于許多現(xiàn)有的和未來的集成芯片器件來說,一項主要挑戰(zhàn)就是如何為龐大數(shù)量的設(shè)計創(chuàng)建測試圖案。對于有百萬門甚至數(shù)億門的設(shè)計,傳統(tǒng)上等到設(shè)計完成再創(chuàng)建測試圖案...
本文介紹了MOSFET的物理實現(xiàn)和操作理論。MOSFET由NMOS和PMOS構(gòu)成,有截止區(qū)、線性區(qū)和飽和區(qū)。圖示了NMOS和PMOS的物理結(jié)構(gòu),以及針對...
IC設(shè)計工程師應(yīng)該要具備的知識架構(gòu)(超詳細)
作為一個真正合格的數(shù)字IC設(shè)計工程師,你永遠都需要去不斷學(xué)習(xí)更加先進的知識和技術(shù)。因此,這里列出來的技能永遠都不會是完整的。我盡量每年都對這個列表進行一次更新。
IC工程師為何無休止加班?▼我們先來看看一副很形象的漫畫:▼(改編自:數(shù)盟)以上圖片也太長了,小編有點看糊涂
2017-09-18 標簽:電子工程師ic設(shè)計半導(dǎo)體芯片 1.1萬 0
什么是芯片反向設(shè)計?深度解析芯片反向設(shè)計流程
芯片正向設(shè)計與反向設(shè)計。目前國際上的幾個大的設(shè)計公司都是以正向設(shè)計為主,反向設(shè)計只是用于檢查別家公司是否抄襲。當(dāng)然,芯片反向工程原本的目的也是為了防止芯...
Vcs/Xrun環(huán)境中VCD/FSDB/SHM/VPD的Dump方法詳解
VCD是一個通用的格式。VCD文件是1EEE1364標準(Verilog HDL語言標準)中定義的一種ASCI文件。
一個完整的電路設(shè)計中必然包含前仿真和后仿真兩個部分,它們都屬于驗證的必要環(huán)節(jié)。
在您的高速設(shè)計中,是否一直在處理信號完整性問題?本文將一起探討,如何通過Altium Designer電路板疊層和路徑方案,來避免最常見的信號完整性問題。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |