完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog語言
文章:100個(gè) 瀏覽:8463次 帖子:23個(gè)
SystemVerilog里的regions以及events的調(diào)度
本文講一下SystemVerilog的time slot里的regions以及events的調(diào)度。SystemVerilog語言是根據(jù)離散事件執(zhí)行模型定...
大家在構(gòu)建測(cè)試激勵(lì)時(shí),經(jīng)常會(huì)遇到需要使某個(gè)信號(hào)強(qiáng)制變成某個(gè)值,此時(shí)我們經(jīng)常會(huì)用到Verilog和SystemVerilog中的force實(shí)現(xiàn)這樣的功能。
偶數(shù)分頻最為簡單,很容易用模為N的計(jì)數(shù)器實(shí)現(xiàn)50%占空比的時(shí)鐘信號(hào),即每次計(jì)數(shù)滿N(計(jì)到N-1)時(shí)輸出時(shí)鐘信號(hào)翻轉(zhuǎn)。
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)分頻器計(jì)數(shù)器 2556 0
Verilog實(shí)現(xiàn)邊沿檢測(cè)的原理
邊沿檢測(cè)大致分為:上升沿檢測(cè),下降沿檢測(cè)和,雙沿檢測(cè)。原理都是通過比輸入信號(hào)快很多的時(shí)鐘去采集信號(hào),當(dāng)出現(xiàn)兩個(gè)連續(xù)的采集值不等的時(shí)候就是邊沿產(chǎn)生處。
2023-06-28 標(biāo)簽:仿真器狀態(tài)機(jī)CLK 3705 0
LUT是什么構(gòu)成的?FPGA里的LUT有什么作用?
首先開門見山的回答這個(gè)問題——LUT的作用是 **實(shí)現(xiàn)所有的邏輯函數(shù)** ,也就是類似于計(jì)算Y=A&B+C+D之類的算式結(jié)果!
讀者如果學(xué)習(xí)了verilog,并且有了一定的實(shí)踐經(jīng)驗(yàn)的話應(yīng)該強(qiáng)烈的感受到,verilog和軟件(諸如C/C++)有著本質(zhì)且明顯的差別,是一條不可跨越的鴻溝。
2023-06-28 標(biāo)簽:計(jì)數(shù)器觸發(fā)器狀態(tài)機(jī) 773 0
綜合就是將HDL語言轉(zhuǎn)化成與,非,或門等等基本邏輯單元組成的門級(jí)連接。因此,可綜合語句就是能夠通過EDA工具自動(dòng)轉(zhuǎn)化成硬件邏輯的語句。
請(qǐng)用Verilog分別實(shí)現(xiàn)1位半加器和1位全加器
當(dāng)多位數(shù)相加時(shí),半加器可用于最低位求和,并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和,還有一個(gè)來自前面低位送來的進(jìn)位數(shù)。
按照半加器和全加器的真值表寫出輸出端的邏輯表達(dá)式,對(duì)半加器,輸出的進(jìn)位端是量輸入的“與”,輸出的計(jì)算結(jié)果是量輸入的異或;對(duì)全加器,也按照邏輯表達(dá)式做。
UVM提供了實(shí)現(xiàn) **覆蓋驅(qū)動(dòng)驗(yàn)證(coverage-driven verification ,CDV)** 的框架。 CDV結(jié)合了自動(dòng)測(cè)試向量生成,自...
2023-06-25 標(biāo)簽:IC設(shè)計(jì)UVMVerilog語言 2703 0
為了確保驗(yàn)證的完備性,我們需要量化驗(yàn)證目標(biāo)。SystemVerilog提供了一套豐富的覆蓋率建模方式。
2023-06-25 標(biāo)簽:有限狀態(tài)機(jī)FIFO存儲(chǔ)FSMC 1420 0
芯片外部引腳很多都使用inout類型的,為的是節(jié)省管腿。一般信號(hào)線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r(shí)候就要用到INOUT類型了。就是一個(gè)端口同時(shí)做輸入和輸出。
2023-06-25 標(biāo)簽:VHDL語言RTLMODELSIM仿真 7225 0
聊聊Systemverilog中的function in constraints
有些情況下,constraint不能簡單用一行來表達(dá),而是需要復(fù)雜的計(jì)算,如果都寫到constraint block內(nèi)部就比較復(fù)雜,而且很亂,這時(shí)候可以...
CRC校驗(yàn)碼的多種Verilog實(shí)現(xiàn)方式
CRC循環(huán)冗余校驗(yàn)碼(Cyclic Redundancy Check),檢錯(cuò)碼。
2023-06-21 標(biāo)簽:寄存器計(jì)數(shù)器觸發(fā)器 3648 0
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡單的方法計(jì)算就是利用移位操作來實(shí)現(xiàn)。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)HDL乘法器 1465 0
基于FPGA采用模塊化思路設(shè)計(jì)一個(gè)譯碼器
本次實(shí)驗(yàn)的任務(wù)是構(gòu)建一個(gè)3-8譯碼器,且將譯碼結(jié)果通過小腳丫的LED燈顯示。
怎么去設(shè)計(jì)一個(gè)基于FPGA的二進(jìn)制比較器呢?
前一篇文章我們介紹了通過小腳丫FPGA核心開發(fā)板來進(jìn)行門電路的實(shí)驗(yàn)過程。當(dāng)然,我們還可以畫出更多復(fù)雜的門電路組合,并且通過小腳丫FPGA輕松實(shí)現(xiàn)對(duì)應(yīng)的輸...
關(guān)于CRC硬件并行化運(yùn)算的實(shí)現(xiàn)方法的探討
數(shù)據(jù)校驗(yàn)的基礎(chǔ)運(yùn)算原理是模2運(yùn)算,也就是異或運(yùn)算。
2023-06-20 標(biāo)簽:CRC校驗(yàn)Verilog語言LSFR算法 1835 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |