完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:708個 瀏覽:112052次 帖子:937個
幾乎所有的芯片設(shè)計、芯片驗證工程師,每天都在和VCS打交道,但是由于驗證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項集成在一個文件里,只需要一兩個人維護即...
SystemVerilog中至關(guān)重要的結(jié)構(gòu)體和自定義類型
在上一篇文章《SystemVerilog中至關(guān)重要的的數(shù)據(jù)類型》中,介紹了枚舉類型的本質(zhì)和使用語法。本文接著介紹SV中同樣不可忽略的結(jié)構(gòu)體(struct...
2023-01-21 標簽:數(shù)據(jù)Verilog代碼 2805 0
上一篇文章介紹了SystemVerilog的各種隨機化方法,本文將在其基礎(chǔ)上引入SystemVerilog的隨機約束方法(constraints)。通過...
常用串行總線(二)——SPI協(xié)議(Verilog實現(xiàn))
SPI(Serial Perripheral Interface, 串行外圍設(shè)備接口)是 Motorola 公司推出的一種同步串行接口技術(shù)。SPI 總線...
常用串行總線(一)——UART協(xié)議(Verilog實現(xiàn))
通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter),通常稱作UART。它將要傳輸?shù)馁Y料在串行通...
Verilog電路設(shè)計之單bit跨時鐘域同步和異步FIFO
FIFO用于為匹配讀寫速度而設(shè)置的數(shù)據(jù)緩沖buffer,當讀寫時鐘異步時,就是異步FIFO。多bit的數(shù)據(jù)信號,并不是直接從寫時鐘域同步到讀時鐘域的。
Verilog語法之generate for、generate if、generate case
Verilog-2005中有3個generate 語句可以用來很方便地實現(xiàn)重復賦值和例化(generate for)或根據(jù)條件選擇性地進行編譯(gene...
FPGA設(shè)計硬件語言Verilog中的參數(shù)化
FPGA 設(shè)計的硬件語言Verilog中的參數(shù)化有兩種關(guān)鍵詞:define 和 paramerter,參數(shù)化的主要目的是代碼易維護、易移植和可讀性好。
2022-12-26 標簽:FPGA設(shè)計VerilogC語言 1110 0
1. 前言 之前在公司負責制定代碼規(guī)范,費了九牛二虎之力,終于整理出來一份文檔。由于保密規(guī)定的緣故,無法與大家直接分享這份文檔,但是文檔中的大部分規(guī)范都...
Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個方式,兩個方式各有不同。對于仿真來說,兩者均需轉(zhuǎn)換為verilog的形式進行仿真,只是使用的命令不同。
阻塞賦值操作符用等號(即 = )表示。“阻塞”是指在進程語句(initial和always)中,當前的賦值語句阻斷了其后的語句,也就是說后面的語句必須等...
關(guān)于Vivado Non-project,我們應知道的一些問題
Vivado支持Project模式也支持Non-Project模式。兩者既可以支持圖形界面也支持Tcl命令,但用到的Tcl命令是不同的,不能混用。通常,...
UART協(xié)議由三根線組成,Tx,Rx,Gnd即發(fā)送、接收與地,不包含時鐘線,屬于全雙工異步串行通信協(xié)議。
最近在項目中以SpinalHDL為主體做系統(tǒng)集成,其中遇到了不少模塊命名與管理的坑,借此機會,再來聊一聊混合編程中的模塊件命名與管理的事情。
Mailboxes是進程間通信的另一種方式,但是比semaphores更強大,因為Mailboxes可以在兩個進程之間交換消息。
fork-join_none和fork-join、fork-join_any的區(qū)別一樣在于進程退出機制以及對于父進程的影響。
在verilog中絕大多數(shù)使用的都是邊沿敏感事件,例如@(posedge event)和@(negedge event)。
SystemVerilog中Semaphore(旗語)是一個多個進程之間同步的機制之一,這里需要同步的原因是這多個進程共享某些資源。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |