完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。
文章:305個 瀏覽:129425次 帖子:561個
幾乎所有的芯片設(shè)計、芯片驗證工程師,每天都在和VCS打交道,但是由于驗證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項集成在一個文件里,只需要一兩個人維護即...
VHDL語言編寫規(guī)范基礎(chǔ):標識符命名/數(shù)據(jù)對象/信號、變量和常量
標識符第一個字符必須是字母,最后一個字符不能是下劃線,同時不允許出現(xiàn)連續(xù)兩個下劃線?;緲俗R符只能由字母、數(shù)字和下劃線組成,標識符兩詞之間須用下劃線連接...
執(zhí)行算法邏輯(加、減、乘、除及復雜的組合運算)優(yōu)化。例如,乘法器有多種實現(xiàn)方式, 相應地會產(chǎn)生多種時序、功耗及面積,如何根據(jù)目標設(shè)定選出最合適的結(jié)構(gòu)將對...
寄存器是設(shè)備中用于存儲數(shù)據(jù)的常見電子元件。這些是最小的數(shù)據(jù)保存元素,用于存儲 CPU 正在處理的操作數(shù)或指令。有不同類型的寄存器,即指令寄存器、程序寄存...
基于可編程邏輯器件和VHDL語言實現(xiàn)算術(shù)邏輯單元的設(shè)計
隨著可編程邏輯器件的發(fā)展,F(xiàn)PGA的應用已經(jīng)越來越廣泛,且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢??删幊踢壿嬈骷﨔PGA以其高集成度...
利用不恢復余數(shù)陣列除法和VHDL實現(xiàn)雷達數(shù)據(jù)接收/顯示系統(tǒng)的設(shè)計
根據(jù)系統(tǒng)要求,脈沖雷達高度表通過RS-422串行輸出高度數(shù)據(jù),要求數(shù)據(jù)接收模塊實時接收,并顯示雷達高度數(shù)據(jù)。接收模塊接收到的高度數(shù)據(jù)采用二進制(BIN)...
FPGA開發(fā)Vivado的仿真設(shè)計案例分析
仿真功能概述 仿真FPGA開發(fā)中常用的功能,通過給設(shè)計注入激勵和觀察輸出結(jié)果,驗證設(shè)計的功能性。Vivado設(shè)計套件支持如下仿真工具:Vivado Si...
Vivado使用技巧:debug仿真設(shè)計的三種調(diào)試方法
源代碼級別調(diào)試 Vivado Simulator提供了在仿真過程中debug設(shè)計的特性,通過為源代碼添加一些可控制的執(zhí)行條件來檢查出問題的地方??偟膩碚f...
綜合(Synthesis)是指將RTL設(shè)計轉(zhuǎn)換為門級描述。Vivado開發(fā)套件中的綜合工具是一款時序驅(qū)動型、專為內(nèi)存使用率和性能優(yōu)化的綜合工具,支持Sy...
對于Vivado Hls來說,輸入包括Tesbench,C/C++源代碼和Directives,相應的輸出為IP Catalog,DSP和SysGen,...
PYNQ設(shè)計案例:基于HDL語言+Vivado的自定義IP核創(chuàng)建
作者:Mculover666 1.實驗目的 用HDL語言+Vivado創(chuàng)建一個掛載在AXI總線上的自定義IP核 2.實驗步驟 2.1.創(chuàng)建一個新的項目 ...
深度解析ESIstream架構(gòu)的具體實現(xiàn)方案
概述 當使用現(xiàn)代寬帶數(shù)據(jù)轉(zhuǎn)換器時,管理產(chǎn)生的高速串行數(shù)據(jù)流是一個巨大的挑戰(zhàn)。ESIstream是一個開源的串行數(shù)據(jù)接口協(xié)議,成本極低,支持多種FPGA架...
2020-11-04 標簽:pcb數(shù)據(jù)接口vhdl 2990 0
基于ASIC和VHDL語言實現(xiàn)成/解幀電路的設(shè)計
符合G.704 標準的E1 幀結(jié)構(gòu)如圖1 所示,每基本幀由32 個路時隙(ts0“ts31)組成,分別分配給30 個話音數(shù)據(jù)流和相應輔助信息。每個路時隙...
HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 ...
2020-08-26 標簽:vhdlVerilog HDL 6.4萬 0
vhdl轉(zhuǎn)換為verilog_VHDL和Verilog誰更勝一籌
今天給大家分享一個VHDL和Verilog的工具。很多新手初次學習FPGA都曾遇到過一個問題:是學Verilog OR VHDL?
Verilog HDL和VHDL是目前兩種最常用的硬件描述語言,同時也都是IEEE標準化的HDL語言。
2020-08-25 標簽:HDLvhdlVerilog HDL 9536 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |