完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1667個(gè) 瀏覽:124057次 帖子:5352個(gè)
如何在Linux平臺(tái)上進(jìn)行Linux程序開(kāi)發(fā)
最近陸陸續(xù)續(xù)有工程師拿到了VCK190單板。 VCK190集成了Xilinx的7nm AIE,有很強(qiáng)的處理能力。 本文介紹怎么運(yùn)行Xilinx AIE的...
自動(dòng)刪除SDK/Vitis下驅(qū)動(dòng)程序的舊版本的Linux腳本
Xilinx的開(kāi)發(fā)工具SDK/Vitis都可以自動(dòng)根據(jù)Vivado設(shè)計(jì),創(chuàng)建軟件工程,自動(dòng)配置各個(gè)外部設(shè)備的驅(qū)動(dòng)程序。為了兼容舊版本工程,SDK/Vit...
2022-08-02 標(biāo)簽:LinuxXilinx驅(qū)動(dòng)程序 760 0
Xilinx SRIO IP介紹和使用經(jīng)驗(yàn)分享
隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場(chǎng)在縮小,但是...
雪球期權(quán)價(jià)格計(jì)算的FPGA實(shí)現(xiàn)
本文為解決基于C++的傳統(tǒng)定價(jià)程序帶來(lái)的處理時(shí)間長(zhǎng)、延遲高、處理速率低的問(wèn)題,提出并實(shí)現(xiàn)了一種基于FPGA的并行流水線計(jì)算處理設(shè)計(jì),能夠完成對(duì)雪球期權(quán)的...
FPGA是電子器件中的萬(wàn)能芯片,Xilinx FPGA處于行業(yè)龍頭地位更是非常靈活。FPGA管腳兼容性強(qiáng),能跟絕大部分電子元器件直接對(duì)接。Xilinx ...
如何使用其gearbox功能來(lái)實(shí)現(xiàn)不同的比率的串并轉(zhuǎn)換功能
在SelectIO簡(jiǎn)介連載一中介紹了其架構(gòu),本章會(huì)繼續(xù)介紹如何使用其gearbox功能來(lái)實(shí)現(xiàn)不同的比率的串并轉(zhuǎn)換功能。7 Series FPGA中LVD...
AXI學(xué)習(xí)路線,從握手協(xié)議開(kāi)始
對(duì) AXI master的全面討論變得困難。我還沒(méi)有(還)想出如何簡(jiǎn)化材料來(lái)寫(xiě)一篇關(guān)于如何構(gòu)建通用 AXI master器的帖子,這已經(jīng)夠難了——通常來(lái)...
Xilinx 7系列FPGA的時(shí)鐘資源架構(gòu)
7系列FPGA時(shí)鐘資源通過(guò)專用的全局和區(qū)域I/O和時(shí)鐘資源管理符合復(fù)雜和簡(jiǎn)單的時(shí)鐘要求。時(shí)鐘管理塊(CMT)提供時(shí)鐘頻率合成、減少偏移和抖動(dòng)過(guò)濾等功能。...
RAM——單口、雙口、簡(jiǎn)單雙口、真雙口的區(qū)別
在 WE = 0 時(shí),兩個(gè)口均為讀出口,A 口的地址線 ADDR[3:0] 的地址為 0,在 SPO[7:0] 上讀出數(shù)據(jù) 17,B 口的地址線 DPR...
引言:本文我們簡(jiǎn)單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
Xilinx 或 Altera 等 FPGA 供應(yīng)商在其數(shù)據(jù)表中提供了推薦或要求的上電序列,這些數(shù)據(jù)表可輕松在線訪問(wèn)。不同供應(yīng)商的排序要求各不相同,...
Xilinx的XC2064是如何對(duì)它進(jìn)行編程的
現(xiàn)場(chǎng)可編程門陣列(FPGA)可以實(shí)現(xiàn)任意數(shù)字邏輯,從微處理器到視頻生成器或加密礦機(jī),一應(yīng)俱全。FPGA由許多邏輯模塊組成,每個(gè)邏輯模塊通常由觸發(fā)器和邏輯...
表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨(dú)列出的專用通用用戶I/O,也有標(biāo)記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_...
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評(píng)估套件詳細(xì)內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無(wú)線電平臺(tái),在一款芯片內(nèi)集成射頻直采數(shù)據(jù)轉(zhuǎn)換器、單芯片軟決策前向糾錯(cuò)核(SD-FEC...
FPGA端掛載DDR時(shí),對(duì)FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過(guò)利用vivado工具中的pin assignment去選擇...
一文詳解Xilin的FPGA時(shí)鐘結(jié)構(gòu)
?xilinx 的 FPGA 時(shí)鐘結(jié)構(gòu),7 系列 FPGA 的時(shí)鐘結(jié)構(gòu)和前面幾個(gè)系列的時(shí)鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時(shí)鐘結(jié)構(gòu)如下圖所示。
單口、雙口、簡(jiǎn)單雙口、真雙口RAM的區(qū)別
單口 RAM(Single RAM)、雙口 RAM(Dual RAM)、簡(jiǎn)單雙口 RAM(Simple-Dual RAM)、真雙口 RAM(True-D...
明德?lián)PXILINX-K7核心板7K325 410T工業(yè)級(jí)
明德?lián)PMP5650核心板-工業(yè)級(jí) KINTEX-7 FPGA 芯片325T/410T 相對(duì)較低的成本實(shí)現(xiàn)超高的性能
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電,所消耗的功率也最高。每一次新工藝的出現(xiàn),都會(huì)產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時(shí)鐘...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |