數(shù)字測試儀下的參數(shù)測試單元的設(shè)計

隨著電子技術(shù)的迅速發(fā)展，數(shù)字集成電路得到了廣泛的應(yīng)用，數(shù)字芯片已經(jīng)滲透到各個生產(chǎn)、生活的領(lǐng)域。與之相對應(yīng)的，各個領(lǐng)域?qū)?shù)字芯片的性能、穩(wěn)定性、可靠性也有了更高的要求。數(shù)字測試儀作為測試芯片性能最主要的技術(shù)正是在這樣的環(huán)境下迅速發(fā)展起來。

整個數(shù)字測試儀通常包含了五大部件：電源模塊、通信模塊、參數(shù)測量單元、數(shù)字測量單元和主控制模塊。其中，參數(shù)測量單元和數(shù)字測量單元是整個數(shù)字測量儀的核心部件，參數(shù)測量單元直接決定著整個系統(tǒng)測試儀的模擬參數(shù)測量精度和應(yīng)用范圍。因此，設(shè)計出具備高精度、高速度的參數(shù)測量單元的數(shù)字測試儀具有很高挑戰(zhàn)性。

本文提出了一種高速度高精度的參數(shù)測量單元。該單元應(yīng)用于數(shù)字測試儀,具備16通道選通測試能力和可編程指令集，同時自帶的PID循環(huán)驗證和Kelvin四線連接技術(shù)可以有效提高整個模擬參數(shù)測量精度，使測量儀在低于50Ω的負載情況下仍能維持不超過千分之一的測試誤差。

數(shù)字測試儀框架
數(shù)字測試儀框架如圖1所示，采用Cyclone系列的FPGA作為主控制芯片。該芯片能夠有效控制各種高速并行D/A、A/D進行測試；同時對大量的通道選通繼電器、存儲器陣列、數(shù)字信號采集芯片等進行準確控制。由圖1可以看出，測試儀的模塊很多，但需要指出的是模擬參數(shù)單元占到了整個面積和成本的三分之一以上，這也顯示了參數(shù)測量單元的重要性。

圖1 數(shù)字測試儀架構(gòu)圖

參數(shù)測試單元硬件設(shè)計
1 測試單元整體架構(gòu)
參數(shù)測試單元如圖2所示，總共包括了三大部分，第一部分參數(shù)測試通道主要由各種功能的通道組成，包含了16個參數(shù)測量通道用來測試芯片的16個引腳；以及多個輔助引腳，這些輔助引腳可以輔助Kelvin連接評估傳輸線阻抗和模擬總線交互功能。

圖2 參數(shù)測試單元架構(gòu)

這些測試通道由測量單元的第二部分：繼電器陣列組控制。繼電器除了對測試通道進行開關(guān)控制外，還能夠控制該單元的功能操作和時序操作，對測試精度有很大的影響。同時,這些繼電器具備可編程功能,能夠根據(jù)用戶需求適時更改。提高了整個測試系統(tǒng)的靈活性，有助于系統(tǒng)以后的升級。

最后是信號處理部分，這部分電路主要由高速16位DAC、ADC以及各種運算放大器、儀器放大器以及存儲器構(gòu)成,主要進行各種參數(shù)測試、存儲和反饋。

2 高精度信號測量模塊的實現(xiàn)
要實現(xiàn)高精度信號測量模塊，必須具有高精度的DAC和ADC轉(zhuǎn)換芯片，這里采用了TI公司的DAC702和ADI公司的AD976來進行16位精度的信號輸出和回采。測量模塊原理如圖3所示，測試單元搭配了5個千分之一精度的精密電阻：50Ω、500Ω、50kΩ、500kΩ和5MΩ來劃分不同的測試范圍。為了保證足夠的測試精度，本測量單元還專門劃分JDQF和JDQS，使得整個測試系統(tǒng)具備Kelvin連接要素，可以分別向DUT（待測單元）提供FORCE線、SENCE線、LOW FORCE和LOW SENCE線，具備了當負載為小電阻情況下進行精確測量的能力。

參數(shù)測試單元軟件設(shè)計
1 通信協(xié)議
與傳統(tǒng)測試儀不同，該測試儀采用了Altera系列的FPGA芯片作為主控制芯片，這意味著該測試系統(tǒng)無法借助MCU核自身的指令系統(tǒng)來簡化整個系統(tǒng)的指令系統(tǒng)。本測試儀的內(nèi)部指令，全部采用了自定義的指令系統(tǒng)，能夠完整的對系統(tǒng)測試時的各個動作進行操作和切換,同時可以靈活地根據(jù)客戶需要進行各種設(shè)計和改進，不會因為受限于MCU內(nèi)核而出現(xiàn)系統(tǒng)瓶頸，在整個設(shè)計中具備了非常強的自主知識產(chǎn)權(quán)。

圖3 測量模塊原理圖

整個測試儀是基于PLX9054芯片進行的32位數(shù)據(jù)的PCI通信。為了協(xié)同整個測試系統(tǒng)控制，參數(shù)測試單元的控制設(shè)備采用了32位PCI數(shù)據(jù)中的24位作為內(nèi)部總線來控制各種測試動作，實現(xiàn)控制狀態(tài)的轉(zhuǎn)換。整個數(shù)據(jù)流如圖4所示，每個數(shù)據(jù)包包含了24位數(shù)據(jù)，其中高8位定義為地址碼，用來解釋整個系統(tǒng)的各種操作，包含了數(shù)字和模擬參數(shù)測試的各個動作。低16位為測試數(shù)據(jù)位，用來傳輸測試必須的各種數(shù)據(jù)。
其中，參數(shù)測量的指令包含了FVPMU加電壓測量指令，該指令包含了5個命令地址：0011_1100、0011_1101、0011_1110、0011_1111、0100_0000依次表示測量中選取采樣電阻命令、加壓命令、電流保護命令、上限電流和下限電流保護命令。此外參數(shù)測量指令還有類似的FIPMU加電流測量指令等各種測量指令。

圖4 數(shù)據(jù)流格式

之前提到過為了提高參數(shù)測量的精度，采用了兩套精度校對方案分別從代碼校對和硬件控制兩個方面對測量過程進行監(jiān)控和校對。代碼校對是根據(jù)實際的測試經(jīng)驗來提高測試精度。硬件控制則具體分為兩個器件手冊說明，在測試流程中加入校準參數(shù)步驟進行，第一個步驟是輸出過程中加入以比對為基礎(chǔ)的PID算法，將ADC回采的實際輸出電壓值和根據(jù)輸入數(shù)據(jù)得到的理論輸出值進行比較，然后進行相應(yīng)的補償，以保證輸出準確。第二個步驟是采用Kelvin四線橋接技術(shù)，首先控制參數(shù)測量單元評估從測試儀輸出端到DUT的傳輸線阻抗，再在后級測試中進行屏蔽，從而提高整個系統(tǒng)的測試精度。具體的測試控制流程如圖5所示。

圖5 參數(shù)測試流程
2 測試流程
流程說明：測量單元進入測量模式，同時檢測是否得到FIPMU或者FVPMU命令，當檢測到命令時，輸出對應(yīng)信號，同時根據(jù)PMUSETFILTER命令中的檢測次數(shù)，校驗輸出信號。經(jīng)過規(guī)定次數(shù)下的校驗無誤后，開啟相關(guān)測試通道進行后級測試。后級測試根據(jù)Kelvin原理，對測試通道的傳輸阻抗先進行預(yù)估。根據(jù)得到的預(yù)估值Z，校對測試電壓并最終得到在該測試通道下的準確模擬參數(shù)V1。然后根據(jù)同樣的原理，對其他要求的通道進行預(yù)估，得到相應(yīng)的阻抗預(yù)估值Zn，從而最終得到各個測量通道的準確測量參數(shù)。需要說明的一點是由于測試是一個連續(xù)的過程，因而每個測量通道阻抗的預(yù)估在一整套多芯片的測量中只需要一次。而不必對每個芯片引腳的測試通道反復(fù)預(yù)估，這樣可以節(jié)約測試時間和成本。

試驗分析
為了驗證參數(shù)測量單元在負載為小電阻情況下的工作情況，筆者在常溫環(huán)境下針對不同阻抗的待測單元，分別用無校準IC參數(shù)測試單元和校準后的參數(shù)測試單元進行測試比對，測試結(jié)果如表1所示：校準后的測量單元借助Kelvin技術(shù)在小電阻測量的優(yōu)勢,能夠在低于50Ω的負載測量中，保持至少提升一個數(shù)量級的測量精度優(yōu)勢。而當電阻提高越多，精度優(yōu)勢就越不明顯。

根據(jù)Kelvin技術(shù)的理論可以知道其優(yōu)勢主要在于可以有效評估傳輸線阻抗帶來的測量誤差。而當傳輸線阻抗一定，負載增大時，傳輸線阻抗造成的壓降占總測試電壓的比例下降，測試精度的提升程度也會隨之下降。

結(jié)束語
針對數(shù)字測試中面臨的參數(shù)測試要求，本文提出了基于FPGA控制，32位PCI通信同時具備高精度輸出和采樣芯片的參數(shù)測量單元，并對實現(xiàn)過程中的具體問題進行了分析。