靜態(tài)時(shí)序分析包括建立時(shí)間分析和保持時(shí)間分析。建立時(shí)間設(shè)置不正確可以通過(guò)降低芯片工作頻率解決，保持時(shí)間設(shè)置不正確芯片無(wú)法正常工作。
2022-08-22 10:38:24
3291 建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一，深入理解建立時(shí)間和保持時(shí)間是進(jìn)行時(shí)序分析的基礎(chǔ)。
2023-06-21 10:44:01885 
今天有個(gè)小伙伴遇到一個(gè)問(wèn)題，就是在vivado里面綜合后看到的建立時(shí)間和保持時(shí)間裕量都是inf，我們來(lái)看看怎么解決這個(gè)問(wèn)題。
2023-07-30 10:26:02649 
我理解這個(gè)D觸發(fā)正常運(yùn)轉(zhuǎn)要滿足四個(gè)約束，第一個(gè)是建立時(shí)間，第二個(gè)是保持時(shí)間，第三個(gè)是對(duì)于最后一個(gè)傳輸門的關(guān)斷時(shí)間的控制，第四個(gè)是[時(shí)鐘周期]() 約束。
2023-12-04 15:44:02352 
ADC時(shí)延和建立時(shí)間的區(qū)別是什么？以及ADC時(shí)延和建立時(shí)間將會(huì)如何影響您的應(yīng)用電路？
2021-04-12 07:19:18
；Tpd 為時(shí)鐘到 T1 和 T2 的偏差；在一個(gè)時(shí)鐘周期 T 之內(nèi)，數(shù)據(jù)從寄存器 T1 傳出,需要經(jīng)過(guò)延時(shí) Tco,然后經(jīng)過(guò)組合邏輯，需要經(jīng)過(guò)延時(shí) Tdelay,最后到達(dá)寄存器 T2,然后在寄存器 T2 建立起來(lái)，需要經(jīng)過(guò)延時(shí) Tsetup，那么可以得出建立時(shí)間的要求:Tsetup
2015-03-10 23:19:03
作者: TI專家 Bruce Trump翻譯: TI信號(hào)鏈工程師 Michael Huang (黃翔) 建立時(shí)間是運(yùn)放階躍響應(yīng)進(jìn)入和停留在最終值的特定誤差范圍內(nèi)的所需時(shí)間。它在一些應(yīng)用中十分重要
2018-09-20 16:32:36
。
問(wèn)題：
寫完AD模式寄存器啟動(dòng)單次采樣后，至首個(gè)通道RDY信號(hào)有效，間隔約為78us，后面3個(gè)通道均為56us（與描述手冊(cè)相同），請(qǐng)問(wèn)第一個(gè)建立時(shí)間為何多出20us？使一次采樣超出了系統(tǒng)的中斷周期。
謝謝大家！
2023-12-13 09:00:30
寄存器啟動(dòng)單次采樣后，至首個(gè)通道RDY信號(hào)有效，間隔約為78us，后面3個(gè)通道均為56us（與描述手冊(cè)相同），請(qǐng)問(wèn)第一個(gè)建立時(shí)間為何多出20us？使一次采樣超出了系統(tǒng)的中斷周期。謝謝大家！
2019-02-14 15:24:34
Hi,All AD7195數(shù)據(jù)手冊(cè)中講，當(dāng)選擇Sinc(4)濾波（禁用斬波，禁用零延時(shí)），在通道切換或單個(gè)通道上進(jìn)行轉(zhuǎn)換且輸入發(fā)生階躍變化時(shí)，ADC建立時(shí)間為4/fadc。 我的問(wèn)題時(shí)，如果使用了
2018-11-06 09:08:07
（1）AD8436的建立時(shí)間就是內(nèi)部的5K電阻乘以外部的CAVG的電容值嗎？
（2）按照數(shù)據(jù)手冊(cè)中的圖28顯示，如果輸入信號(hào)為20khz的正弦波，那么要保證精度在0.5以內(nèi)，那么選擇0.01uF的電容可以嗎？圖28沒(méi)有給出高于1K的頻率時(shí)電容如何選擇？
2023-12-07 08:25:19
有沒(méi)有人遇到在DC綜合后分析建立時(shí)間時(shí)序，關(guān)鍵路徑時(shí)序違例是因?yàn)槠鹗键c(diǎn)是在時(shí)鐘的下降沿開(kāi)始驅(qū)動(dòng)的，但是設(shè)計(jì)中都是時(shí)鐘上升沿觸發(fā)的。在線等待各位大牛解惑！很急 求大神幫忙！
2015-01-04 15:17:16
建立時(shí)間和保持時(shí)間本文節(jié)選自特權(quán)同學(xué)的圖書(shū)《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 在這個(gè)波形中，我們看到clk_r3的前后
2015-07-17 12:02:10
幾天前量測(cè)了下intel 南橋發(fā)出到一個(gè)電源控制器的I2C信號(hào)，發(fā)現(xiàn)數(shù)據(jù)建立時(shí)間（hold time）只有150ns左右，I2C協(xié)議里面所說(shuō)至少300ns，這個(gè)問(wèn)題該怎么解決啊 求大神指導(dǎo)建立時(shí)間有
2013-12-08 00:38:24
PLL jitter 對(duì)建立時(shí)間和保持時(shí)間有什么樣的影響？哪位大神給解答下
2015-10-30 11:16:30
的問(wèn)題）應(yīng)使RC濾波電路的-3dB帶寬盡可能地寬，縮短反向建立時(shí)間，使ADC在tACQ時(shí)間對(duì)階躍輸入有18-bit的建立精度。但是RC濾波電路的-3dB帶寬變寬，使得進(jìn)入到ADC的噪聲也相應(yīng)的增加了，如此
2018-11-13 09:28:42
簡(jiǎn)單的來(lái)分析一下數(shù)據(jù)的建立時(shí)間和保持時(shí)間應(yīng)該滿足怎樣的關(guān)系才能保證被時(shí)鐘lcd_clk穩(wěn)定的鎖存到ADV7123芯片中。首先，我們需要來(lái)看看這個(gè)實(shí)例的時(shí)鐘launch edge和latch edge
2019-04-10 06:33:34
在為ad7610選擇一個(gè)單電源的驅(qū)動(dòng)放大器，手冊(cè)中推薦的ad8021是雙電源，建立時(shí)間參數(shù)為：Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2023-11-17 06:22:37
。AD7175系列ADC允許選擇不同類型的濾波器。下一部分將介紹不同類型濾波器之間的區(qū)別，并提供一個(gè)例子來(lái)說(shuō)明如何計(jì)算各種情況下的建立時(shí)間?，F(xiàn)在看看多路復(fù)用情況下的建立時(shí)間。在過(guò)程控制和工廠自動(dòng)化中
2018-10-16 21:39:01
關(guān)于 ADS1298，我想澄清下列問(wèn)題：1. 為什么 ADS1298 在初始化過(guò)程中 START 引腳的建立時(shí)間會(huì)有延遲？如果輸入信號(hào)在該建立時(shí)間過(guò)程中 (tsettle) 發(fā)生變化，會(huì)出現(xiàn)什么情況
2019-05-30 14:50:14
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？
2021-09-28 08:51:33
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？什么是亞穩(wěn)態(tài)？為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳播？
2021-08-09 06:14:00
什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間
2017-04-08 16:52:35
1、FPGA中的時(shí)序約束--從原理到實(shí)例 基本概念 建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在?！ ?b class="flag-6" style="color: red">電路中的建立時(shí)間和保持時(shí)間其實(shí)跟生活中的紅綠燈很像
2022-11-15 15:19:27
。這種方法把準(zhǔn)確性和精確度建立在波形生成器和采樣保持電路的相對(duì)速度上。 受測(cè)器件的步進(jìn)輸入 本文中，建立時(shí)間是指使用某個(gè)理想步進(jìn)輸入，到受測(cè)器件（DUT）進(jìn)入并維持在某個(gè)規(guī)定誤差范圍（終值對(duì)稱）內(nèi)
2012-07-30 17:36:20
如圖，建立時(shí)間和保持時(shí)間都是針對(duì)的時(shí)鐘沿，如圖所示，時(shí)鐘沿有一個(gè)上升的過(guò)程，圖中虛線與clk上升沿的交點(diǎn)是什么？幅值的50%？還是低電平(低于2.5V)往高電平(高于2.5V)跳轉(zhuǎn)的那個(gè)點(diǎn)？
2018-11-29 00:20:02
傳輸介質(zhì)所用的時(shí)間。在傳輸線上的時(shí)延就是指信號(hào)通過(guò)整個(gè)傳輸線所用的時(shí)間。 Propagation delay又叫傳播延遲(PD)，通常是指電磁信號(hào)或者光信號(hào)在單位長(zhǎng)度的傳輸介質(zhì)中傳輸?shù)?b class="flag-6" style="color: red">時(shí)間
2014-10-21 09:54:56
關(guān)于數(shù)字IC的建立時(shí)間以及保持時(shí)間你想知道的都在這
2021-09-18 07:24:40
已做簡(jiǎn)要說(shuō)明。轉(zhuǎn)換器要產(chǎn)生有效數(shù)據(jù)，毛刺必須穩(wěn)定在輸出的1 LSB以內(nèi)，而輸入穩(wěn)定在1 LSB以內(nèi)（并保持在該范圍內(nèi)?。┧璧?b class="flag-6" style="color: red">時(shí)間就是輸入建立時(shí)間(tS)。tS是前面描述的延遲td的組成部分，它對(duì)
2018-10-23 14:32:23
ADC、容性 DAC 和采樣電路等）的開(kāi)關(guān)應(yīng)用更為普遍。轉(zhuǎn)換器要產(chǎn)生有效數(shù)據(jù)，毛刺必須穩(wěn)定在輸出的1 LSB以內(nèi)，而輸入穩(wěn)定在 1 LSB 以內(nèi)（并保持在該范圍內(nèi)?。┧璧?b class="flag-6" style="color: red">時(shí)間就是輸入建立時(shí)間(tS
2018-10-29 17:06:48
在多通道多路復(fù)用數(shù)據(jù)采集系統(tǒng)中，增加每個(gè)ADC的通道數(shù)量可改善系統(tǒng)的整體成本、面積和效率?，F(xiàn)代逐次逼近寄存器模數(shù)轉(zhuǎn)換器(SAR ADC)具有高吞吐量和高能效，使得系統(tǒng)設(shè)計(jì)人員能夠?qū)崿F(xiàn)比以往更高的通道
2020-12-28 07:30:52
對(duì)于一個(gè)ADF芯片，比如手上有一塊ADF4016，如果外圍條件穩(wěn)定，外圍觸發(fā)信號(hào)的時(shí)刻及幅度都能確定，內(nèi)部器件穩(wěn)態(tài)建立時(shí)間是否每次都有區(qū)別？如果不是，穩(wěn)態(tài)建立需要的時(shí)間精度能到什么級(jí)別？我看說(shuō)明書(shū)上只寫了T1-T6的穩(wěn)態(tài)所需最小時(shí)間，沒(méi)有精度說(shuō)明，有沒(méi)有相關(guān)的資料？
2018-10-29 09:13:25
一個(gè)較高水平。關(guān)鍵詞：FPGA 數(shù)字電路 時(shí)序 時(shí)延路徑 建立時(shí)間 保持時(shí)間1 數(shù)字電路設(shè)計(jì)中的幾個(gè)基本概念：1.1 建立時(shí)間和保持時(shí)間：建立時(shí)間（setup time）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿
2012-10-26 17:24:58
建立時(shí)間測(cè)量的采樣保持方法測(cè)試裝置存在哪些局限性？
2021-04-09 06:08:05
就可以乘坐，必須的提前到站的時(shí)間就是建立時(shí)間。 如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前的持續(xù)時(shí)間超過(guò)了建立時(shí)間Tsu...
2021-07-26 07:36:01
請(qǐng)問(wèn)，對(duì)于觸發(fā)器的時(shí)鐘信號(hào)，建立時(shí)間和保持時(shí)間有要求嗎？剛看到一個(gè)門控時(shí)鐘產(chǎn)生毛刺的反例，（如下圖）想到了這個(gè)問(wèn)題。若此時(shí)鐘信號(hào)毛刺極小，有沒(méi)有可能被觸發(fā)器忽略呢？為什么呢？如果有可能小到什么程度會(huì)被忽略呢？
2012-01-27 18:44:58
小于說(shuō)明書(shū)中規(guī)定的建立時(shí)間規(guī)范，那么系統(tǒng)建立所用的時(shí)間就會(huì)變短。在大部分高精度應(yīng)用中，建立時(shí)間是 DAC 的有效更新速率。本文將對(duì)DAC 基礎(chǔ)知識(shí)做一個(gè)終結(jié)。此外,別忘了觀看我同事 Rahul Prakash 主講的最新“設(shè)計(jì)精萃”視頻 — 關(guān)于乘法 DAC (MDAC)。
2018-09-13 09:56:17
建立時(shí)間是什么意思？精確測(cè)量ADC驅(qū)動(dòng)電路建立時(shí)間
2021-04-14 06:29:09
有朋友問(wèn)我，用我司BigTao200測(cè)試儀測(cè)試交換機(jī)時(shí)，在時(shí)延的統(tǒng)計(jì)項(xiàng)中有“直通時(shí)延”和“存儲(chǔ)轉(zhuǎn)發(fā)時(shí)延”，二者的區(qū)別在哪里？我的理解是這樣的——存儲(chǔ)轉(zhuǎn)發(fā)時(shí)延是數(shù)據(jù)最后一個(gè)比特到達(dá)設(shè)備輸入端口的時(shí)間
2014-08-26 16:29:34
AD8021的建立時(shí)間具體是多少，在Datasheet上The AD8021 is a well-behaved amplifier that settles to 0.01% in 23 ns
2018-07-30 06:55:57
您好：我在ADE7880的文檔中多處看到建立時(shí)間，那我在配置或者在編程中如何去考慮這個(gè)建立時(shí)間？
2018-11-05 09:00:08
1.有效值采集問(wèn)題1）有效值采集中的建立時(shí)間（settling time）是指從上電到有效值穩(wěn)定的時(shí)間嗎？?jī)纱巫x取有效值的最小時(shí)間間隔與建立時(shí)間有關(guān)系嗎？2）有效值中建議過(guò)零點(diǎn)的時(shí)候進(jìn)行有效值的讀取
2019-03-05 14:30:09
一般運(yùn)算放大器的datasheet都會(huì)給出0.01%建立時(shí)間（有的給出0.1%建立時(shí)間），比如ADA4897，給出2V階躍測(cè)試時(shí)0.01%建立時(shí)間為90 ns。
因此對(duì)于單運(yùn)放電路來(lái)說(shuō)，建立時(shí)間
2023-11-27 06:54:56
一般運(yùn)算放大器的datasheet都會(huì)給出0.01%建立時(shí)間（有的給出0.1%建立時(shí)間），比如ADA4897，給出2V階躍測(cè)試時(shí)0.01%建立時(shí)間為90 ns。因此對(duì)于單運(yùn)放電路來(lái)說(shuō)，建立時(shí)間可以
2018-11-13 15:08:15
在為ad7610選擇一個(gè)單電源的驅(qū)動(dòng)放大器，手冊(cè)中推薦的ad8021是雙電源，建立時(shí)間參數(shù)為：Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2018-08-01 09:25:24
如何增加ESP32-S2 以太網(wǎng)SPI接口的CS建立時(shí)間？（1）問(wèn)題現(xiàn)象：偶爾出現(xiàn)_[0;31mE (6321) dm9051.mac: buffer size too small, needs
2023-02-15 06:55:16
T2max,最小為T2min。問(wèn)，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件
2019-09-09 17:19:55
計(jì)算開(kāi)關(guān)電容ADC的建立時(shí)間:很多C8051F器件具有片內(nèi)模/數(shù)轉(zhuǎn)換器ADC這些ADC使用一個(gè)采樣電容該電容被充電到輸入信號(hào)電壓由SAR邏輯進(jìn)行數(shù)據(jù)轉(zhuǎn)換由于存在ADC采樣電容輸入阻抗和外部輸
2008-10-30 18:25:08
24 該文簡(jiǎn)要討論了環(huán)路性能(建立時(shí)間，相位噪聲和雜散信號(hào))和環(huán)路參數(shù)(帶寬，相位裕度等)的相互關(guān)系。提出并分析了一種自適應(yīng)的具有快速建立時(shí)間的鎖相環(huán)結(jié)構(gòu)及其關(guān)鍵模塊(鑒相
2010-04-23 08:33:5320 常估算運(yùn)算放大器建立時(shí)間的方法受示波器分辨率或電路寄生的制約，而且這些方法都未考慮模數(shù)轉(zhuǎn)換器（ADC）的采樣電路、封裝寄生電容和電感等因素。對(duì)此給出了一個(gè)精
2010-12-20 17:51:3739 基本概念：線與邏輯、鎖存器、緩沖器、建立時(shí)間、緩沖時(shí)間
基本概念：線與邏輯、鎖存器、緩沖器、建立時(shí)間、緩沖時(shí)間
標(biāo)簽/分類：
2007-08-21 15:17:271169 用于測(cè)試運(yùn)算放大器建立時(shí)間的基本設(shè)備包括：一個(gè)高品 質(zhì)(且昂貴)的平頂脈沖發(fā)生器用作DUT的輸入；一個(gè) DUT測(cè)試夾具，在運(yùn)算放大器插口電源引腳處具有電源和 旁路電容；以及一個(gè)
2011-03-28 17:19:440 本文將介紹一種新方法，其經(jīng)過(guò)證明可以有效地完成這些測(cè)量工作。它是一種相對(duì)低成本、簡(jiǎn)單的建立時(shí)間測(cè)量方法。這種方法把準(zhǔn)確性和精確度建立在波形生成器和采樣保持電路的相
2012-07-27 10:25:161034 
如何計(jì)算多路復(fù)用器的建立時(shí)間和采樣速率
2013-08-21 17:33:120 建立時(shí)間和保持時(shí)間貫穿了整個(gè)時(shí)序分析過(guò)程。只要涉及到同步時(shí)序電路，那么必然有上升沿、下降沿采樣，那么無(wú)法避免setup-time 和 hold-time這兩個(gè)概念。 1. 什么是setup-time
2017-02-08 14:48:114928 今天，我們將介紹兩種相關(guān)的動(dòng)態(tài)參數(shù) — 壓擺率與建立時(shí)間。如欲了解更多有關(guān)靜態(tài)和動(dòng)態(tài)參數(shù)的不同之處，敬請(qǐng)參閱本文。
2018-07-10 16:14:005294 
本篇仿真介紹放大器的建立時(shí)間，也稱為上升時(shí)間。它是高速放大電路、或在SARADC驅(qū)動(dòng)電路設(shè)計(jì)時(shí)，需要謹(jǐn)慎評(píng)估的參數(shù)。
2021-02-15 16:37:005258 
AN-1024: 如何計(jì)算多路復(fù)用器的建立時(shí)間和采樣速率
2021-03-21 09:43:427 MT-046：運(yùn)算放大器建立時(shí)間
2021-03-21 11:48:1011 AN-256：準(zhǔn)確測(cè)試運(yùn)算放大器建立時(shí)間
2021-04-17 19:28:041 AN74組件和測(cè)量改進(jìn)確保16位DAC建立時(shí)間
2021-04-20 08:04:188 AN10-運(yùn)算放大器建立時(shí)間的測(cè)量方法
2021-04-27 15:21:402 AN-359：運(yùn)算放大器的建立時(shí)間
2021-04-29 15:28:463 AD5399：二進(jìn)制補(bǔ)碼、雙12位DAC，帶內(nèi)部基準(zhǔn)電壓源和快速建立時(shí)間數(shù)據(jù)表
2021-05-18 16:53:000 寬帶放大器的128-2納秒、1%分辨率的建立時(shí)間測(cè)量
2021-05-25 17:05:586 AN79-30納秒精密寬帶放大器建立時(shí)間測(cè)量
2021-05-27 09:22:107 本篇通過(guò)仿真介紹放大器的建立時(shí)間，也稱為上升時(shí)間。它是高速放大電路、或在SAR ADC驅(qū)動(dòng)電路設(shè)計(jì)時(shí)，需要謹(jǐn)慎評(píng)估的參數(shù)。
2023-02-22 11:29:31286 
運(yùn)算放大器建立時(shí)間是保證數(shù)據(jù)采集系統(tǒng)性能的關(guān)鍵參數(shù)。為了實(shí)現(xiàn)精確的數(shù)據(jù)采集，運(yùn)算放大器輸出必須在A/D轉(zhuǎn)換器能夠準(zhǔn)確數(shù)字化數(shù)據(jù)之前建立。然而，建立時(shí)間通常不是一個(gè)容易測(cè)量的參數(shù)。
2023-06-17 10:37:54368 
??本文主要介紹了建立時(shí)間和保持時(shí)間。
2023-06-21 14:38:261081 
在時(shí)序電路設(shè)計(jì)中，建立時(shí)間/保持時(shí)間可以說(shuō)是出現(xiàn)頻率最高的幾個(gè)詞之一了，人們對(duì)其定義已經(jīng)耳熟能詳，對(duì)涉及其的計(jì)算（比如檢查時(shí)序是否正確，計(jì)算最大頻率等）網(wǎng)上也有很多。
2023-06-27 15:43:554597 
建立時(shí)間和保持時(shí)間是SOC設(shè)計(jì)中的兩個(gè)重要概念。它們都與時(shí)序分析有關(guān)，是確保芯片正常工作的關(guān)鍵因素。
2023-08-23 09:44:55390 信號(hào)經(jīng)過(guò)傳輸線到達(dá)接收端之后，就牽涉到建立時(shí)間和保持時(shí)間這兩個(gè)時(shí)序參數(shù)，它們表征了時(shí)鐘邊沿觸發(fā)前后數(shù)據(jù)需要在鎖存器的輸入持續(xù)時(shí)間，是接收器本身的特性。簡(jiǎn)而言之，時(shí)鐘邊沿觸發(fā)前，要求數(shù)據(jù)必須存在一段時(shí)間，這就是器件需要的建立時(shí)間；
2023-09-04 15:16:19393 
電子發(fā)燒友網(wǎng)站提供《多路復(fù)用器的建立時(shí)間和采樣速率的計(jì)算.pdf》資料免費(fèi)下載
2023-11-24 11:03:170 文件提到兩種setup/hold測(cè)量方式：10% push-up和pass/fail，按照TSMC說(shuō)法，前者會(huì)更樂(lè)觀一些，因此如果是采用前者（10% push-up）的測(cè)量方式得到建立時(shí)間和保持時(shí)間，需要十份小心時(shí)序裕量是否足夠，最好人為添加margin。
2023-12-05 11:19:38696 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論