為今天的高速系統(tǒng)設(shè)計時鐘定時電路不是一件簡單的事情。不斷提高的時鐘頻率、不斷縮小的定時裕度和越來越緊張的電路板布局導(dǎo)致一系列的偏移、噪聲、串?dāng)_及其他信號完整性問題。在今天的許多復(fù)雜系統(tǒng)中，設(shè)計師必須在電路板上分布多個時鐘，以滿足不斷增長的子系統(tǒng)陣列的需求。同時，隨著時鐘網(wǎng)絡(luò)的不斷擴大以及傳輸線路不斷加長，設(shè)計師必須支持差分信號，以最大限度地減少串?dāng)_和其他形式干擾帶來的影響。

但是這樣做的風(fēng)險很大。由于系統(tǒng)中存在高速和分布廣泛的信號，因此時鐘樹電路對系統(tǒng)性能、功耗、電磁輻射（EMI）和成本的影響很大。如果對其進行優(yōu)化，則能為設(shè)計師帶來效率、可靠性等方面的巨大好處。如果設(shè)計師不能有效地設(shè)計時鐘電路，將可能導(dǎo)致產(chǎn)品無法在市場上獲得成功。

過去，設(shè)計師們一直在依靠傳統(tǒng)的基于分立元件的振蕩器來滿足其時鐘樹設(shè)計需求。然而，IC制造商最近已開始提供各種集成了傳統(tǒng)的時鐘功能單片硅定時器件。本文將回顧今天設(shè)計師在開發(fā)時鐘定時電路方面遇到的挑戰(zhàn)，并分析這些不同的元件是如何影響其設(shè)計的。

主要挑戰(zhàn)

在這個新的系統(tǒng)設(shè)計環(huán)境中，設(shè)計師們想要實現(xiàn)無瑕疵而精確的時鐘信號分布將必須面對一系列嚴(yán)峻的新型挑戰(zhàn)。跡線的加長要求設(shè)計師特別注意負(fù)載間的跡線延遲的差別，并均衡系統(tǒng)支持的眾多器件的設(shè)置和保持時間。數(shù)年前的時鐘周期相對較大，偏移問題也許只是較為棘手而已。而隨著時鐘周期縮短至納米級，延遲則很容易導(dǎo)致時鐘遺漏或時鐘周期反轉(zhuǎn)。如果設(shè)置和保持時間受到影響，系統(tǒng)將進入亞穩(wěn)態(tài)而變得不可靠。

同時，設(shè)計師還必須處理一系列與噪聲相關(guān)的新問題，例如信號反射、地彈噪聲(ground bounce)、信號串?dāng)_以及各個設(shè)計中潛伏的雙時鐘。如果這些問題沒有被提前發(fā)現(xiàn)，將會給性能、信號完整性，甚至系統(tǒng)可靠性帶來重大的影響。
　　
抖動控制

不斷提升的時鐘頻率和不斷提高的時鐘樹設(shè)計復(fù)雜度使抖動控制變得尤為重要。定時不確定性是所有定時系統(tǒng)性能中都要考慮的重要因素，尤其是當(dāng)數(shù)據(jù)速率達到數(shù)Gbps時。因此，今天的設(shè)計師需要花更多的精力來發(fā)現(xiàn)抖動源。更快的邊緣速率和更高的切換電流，隨同不斷增加的時鐘頻率，增加了時鐘域間的干擾的可能性。而且這也將導(dǎo)致一系列可加重抖動程度的問題，包括串?dāng)_、傳輸線的不正確端接和振鈴振蕩(ringing)。

在通信市場，新的行業(yè)標(biāo)準(zhǔn)對抖動控制提出了非常高的要求。設(shè)計師必須使用可提供足夠裕度的定時元件來滿足這些規(guī)范。同時，少數(shù)元件需要不斷地集成更多功能驅(qū)使設(shè)計師不得不在大型ASIC或ASSP中將鎖相環(huán)與其他電路集成在一起。而這樣會增加定時電路的抖動。因此，隨著對抖動控制要求的不斷提高，迫使設(shè)計師將功能分開而將重要的定時功能移到外部定時IC上。

隨著時鐘樹設(shè)計的復(fù)雜性和抖動控制重要性的不斷提高，迫切需要設(shè)計師在開發(fā)早期就開始定義定時電路架構(gòu)。盡早在開發(fā)前期解決這些問題，設(shè)計師就可以更輕松地修改設(shè)計以補償抖動控制，減少重新設(shè)計并加速將產(chǎn)品推向市場。一些定時IC廠商現(xiàn)在還提供咨詢服務(wù)以幫助設(shè)計師優(yōu)化電路圖和電路板布局。
EMI問題的處理

定時電路設(shè)計中的另一個重要考慮因素是EMI。當(dāng)前設(shè)計使用的時鐘頻率越高，越容易違反針對傳導(dǎo)和輻射的EMI標(biāo)準(zhǔn)。目前，已經(jīng)出現(xiàn)了針對A類的工業(yè)和辦公室設(shè)備和針對要求更嚴(yán)格的B類住宅和消費應(yīng)用的一些主要標(biāo)準(zhǔn)。
作為系統(tǒng)中最高頻率的信號，時鐘生成和分布電路已成為EMI的主要來源。因為整個系統(tǒng)是在時鐘率下同步運行的，處理器和總線活動產(chǎn)生的電源噪聲也以時鐘頻率或諧波形式出現(xiàn)。因此，所有由數(shù)字交換引起的系統(tǒng)電源噪聲都會保持與系統(tǒng)時鐘同步。

當(dāng)系統(tǒng)以低頻率運行時，設(shè)計師可通過增加屏蔽、使用扼流圈、鐵氧體磁珠或其他技術(shù)來解決這些EMI問題。但是這些技術(shù)一般都比較昂貴，而且耗費時間。

近幾年，設(shè)計師已開始采用擴頻技術(shù)來調(diào)節(jié)輸出頻率，以減少由時鐘產(chǎn)生的峰值能量輻射，并符合新的EMI限制要求。這些技術(shù)可以用來降低由基波和相應(yīng)諧波產(chǎn)生的EMI。事實上，擴頻技術(shù)已經(jīng)得到普遍應(yīng)用。一些總線架構(gòu)，例如PCI Express，已經(jīng)在其文件中提出了明確的規(guī)范，以幫助設(shè)計師的設(shè)計符合規(guī)范。因此，現(xiàn)在許多的時鐘合成器都帶有擴頻功能選項。

圖1包含的DLP投影儀/TV應(yīng)用詳細(xì)描述了新一代時鐘合成器可滿足新興需求的功能集成。該器件使用了25MHz晶振或基準(zhǔn)時鐘輸入，可提供固定的48MHz和50MHz時鐘輸出。該合成器在50MHz CPU時鐘上增加了擴頻調(diào)制，以符合行業(yè)EMI標(biāo)準(zhǔn)。其典型的峰-峰抖動僅為+/-125ps。



圖1：DLP投影儀/TV框圖。