設(shè)計(jì)人員有各種模數(shù)轉(zhuǎn)換器（ADC）可以選擇，數(shù)字?jǐn)?shù)據(jù)輸出類型是選擇過(guò)程中需要考慮的一項(xiàng)重要參數(shù)。目前，高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）、低壓差分信號(hào)（LVDS）和電流模式邏輯（CML）。

　　ADC中每種數(shù)字輸出類型都各有優(yōu)劣，設(shè)計(jì)人員應(yīng)根據(jù)特定應(yīng)用仔細(xì)考慮。這些因素取決于ADC的采樣速率和分辨率、輸出數(shù)據(jù)速率、系統(tǒng)設(shè)計(jì)的電源要求，以及其他因素。

　　本文將討論每種輸出類型的電氣規(guī)格，及其適合特定應(yīng)用的具體特點(diǎn)。我們將從物理實(shí)現(xiàn)、效率以及最適合每種類型的應(yīng)用這些方面來(lái)對(duì)比這些不同類型的輸出。

　　CMOS數(shù)字輸出驅(qū)動(dòng)器

　　在采樣速率小于200 Msps （ms/sec）的ADC中，CMOS是很常見(jiàn)的數(shù)字輸出。典型的CMOS驅(qū)動(dòng)器由兩個(gè)晶體管（一個(gè)NMOS和一個(gè)PMOS）組成，連接在電源（VDD）和地之間，如圖1a所示。這種結(jié)構(gòu)會(huì)導(dǎo)致輸出反轉(zhuǎn)，因此，可以采用圖1b所示的背對(duì)背結(jié)構(gòu)作為替代方法，避免輸出反轉(zhuǎn)。

　　輸出為低阻抗時(shí)，CMOS輸出驅(qū)動(dòng)器的輸入為高阻抗。在驅(qū)動(dòng)器的輸入端，由于柵極與導(dǎo)電材料之間經(jīng)柵極氧化層隔離，兩個(gè)CMOS晶體管的柵極阻抗極高。輸入端阻抗范圍可達(dá)k？至M？級(jí)。

　　在驅(qū)動(dòng)器輸出端，阻抗由漏電流ID控制，該電流通常較小。此時(shí)，阻抗通常小于幾百？。CMOS的電平擺幅大約在VDD和地之間，因此可能會(huì)很大，具體取決于VDD幅度。

　　圖1：典型CMOS數(shù)字輸出驅(qū)動(dòng)器

　　由于輸入阻抗較高，輸出阻抗較低，CMOS的優(yōu)勢(shì)之一在于通常可以用一個(gè)輸出驅(qū)動(dòng)多個(gè)CMOS輸入。

　　CMOS的另一個(gè)優(yōu)勢(shì)是低靜態(tài)電流。唯一出現(xiàn)較大電流的情況是CMOS驅(qū)動(dòng)器上發(fā)生切換時(shí)。無(wú)論驅(qū)動(dòng)器處于低電平（拉至地）還是高電平（拉至VDD），驅(qū)動(dòng)器中的電流都極小。但是，當(dāng)驅(qū)動(dòng)器從低電平切換到高電平或從高電平切換到低電平時(shí)，VDD與地之間會(huì)暫時(shí)出現(xiàn)低阻抗路徑。該瞬態(tài)電流是轉(zhuǎn)換器速度超過(guò)200MSPS時(shí)，輸出驅(qū)動(dòng)器中采用其他技術(shù)的主要原因。

　　另一個(gè)原因是轉(zhuǎn)換器的每一位都需要CMOS驅(qū)動(dòng)器。如果轉(zhuǎn)換器有14位，就需要14個(gè)CMOS輸出驅(qū)動(dòng)器來(lái)傳輸每一位。一般會(huì)有一個(gè)以上的轉(zhuǎn)換器置于單個(gè)指定封裝，常見(jiàn)為八個(gè)。

　　采用CMOS技術(shù)時(shí)，意味著數(shù)據(jù)輸出需要高達(dá)112個(gè)輸出引腳。從封裝角度來(lái)看，這不太可能實(shí)現(xiàn)，而且還會(huì)產(chǎn)生高功耗，并使電路板布局變得更加復(fù)雜。為了解決這些問(wèn)題，我們引入了使用LVDS的接口。