chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺談LVDS、CML、LVPECL三種差分邏輯電平之間的互連

454398 ? 來源:賽靈思中文社區(qū) ? 作者:賽靈思中文社區(qū) ? 2020-12-20 11:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長,分為兩部分:第一部分是同種邏輯電平之間的互連,第二部分是不同種邏輯電平之間的互連。

下面詳細介紹第一部分:同種邏輯電平之間的互連。

輸入
CML PECL LVDS
輸出 CML √直流、交流耦合 √直流、交流耦合
PECL √直流、交流耦合 √直流、交流耦合 √直流、交流耦合
LVDS √直流、交流耦合 √直流、交流耦合

1、LVDS到LVDS的連接

1.1、直流匹配
LVDS直接是可以直接連接的,不論是2.5V還是3.3V,無非是否在外部再放一個100歐姆匹配電阻。端接電阻要靠近接收端輸入引腳?。?!

o4YBAF9uHGqAdJSLAAA0uwQS8bA809.png

內(nèi)置100Ω端接電阻的連接方式

o4YBAF9uHGuABoF3AAA3LSvor7s050.png

外接100Ω端接電阻的連接方式

1.2、交流匹配
如果接收器輸入端內(nèi)置直流偏置,交流匹配也就是帶不帶100歐姆匹配的問題。

pIYBAF9uHGyAWBJ9AAAzEMcgWlI941.png

內(nèi)置100Ω端接電阻的連接方式

o4YBAF9uHG2ARIOmAAA6INw2ba0487.png

外接100Ω端接電阻的連接方式

如果芯片沒有內(nèi)置直流偏置電壓,就需要外接電阻到參考電壓(1.2V)。為了支持傳輸線上的長0和長1數(shù)據(jù)序列,耦合電容的值不能太小,一般取0.1uF。C1、C2盡量靠近接收端放置,但不用像端接電阻那樣緊貼輸入管腳。

pIYBAF9uHG-AUw2-AACxenN-A5Q842.png

2、CML到CML的連接

CML到CML之間連接分兩種情況,當(dāng)收發(fā)兩端的器件使用相同的電源時,CML到CML可以采用直流耦合方式,這時不需加任何器件;當(dāng)收發(fā)兩端器件采用不同電源時,一般要考慮交流耦合,注意這時選用的耦合電容要足夠大,以避免在較長連0或連1情況出現(xiàn)時,接收端差分電壓變小。

2.1、直流匹配
如果接收器的輸入有內(nèi)置匹配,如果接收器與發(fā)送器之間采用相同的VCC電源,CML驅(qū)動器輸出可以直流耦合到CML接收器輸入,無需額外的元件,可以直連。

o4YBAF9uHHCAV76zAABCvcaY80U391.png

直流匹配——直連

如果接收器的輸入沒有內(nèi)置匹配,則需要在終端并接100歐姆匹配電阻。

o4YBAF9uHHGAA2rwAABPrfqsSw4087.png

直流匹配——100歐姆匹配

如果接收器的輸入沒有內(nèi)置匹配,也可以通過在終端上拉50歐姆匹配電阻進行互連。

pIYBAF9uHHOANIh6AABTNM5dIf4601.png

直流匹配——50歐姆上拉匹配

2.2、交流匹配
如果接收器與發(fā)送器采用不同的電源,系統(tǒng)需要用交流耦合方式。交流耦合情況下,耦合電容應(yīng)足夠大,以避免信號包含一長串相同數(shù)字時導(dǎo)致過大的低頻衰減。

pIYBAF9uHHSAEwRwAABGLytmtS0069.png

交流匹配——直連

如果接收器的輸入沒有內(nèi)置匹配,則需要在終端并接100歐姆匹配電阻。

o4YBAF9uHHWAIBNjAABRBwr-_cQ298.png

交流匹配——100歐姆匹配

如果接收器的輸入沒有內(nèi)置匹配,也可以通過在終端上拉50歐姆匹配電阻。

o4YBAF9uHHaAOl6AAABPvWAvrV4847.png

交流匹配——50歐姆上拉匹配

3、LVPECL到LVPECL的連接

3.1、直流匹配
3.1.1、50歐姆匹配到參考電壓

最簡單的LVPECL匹配方式就是在接收器的輸入側(cè)需要一個參考電壓,參考電壓要比Vcc低2.0V,額外的電源需求會增加電路的復(fù)雜度和成本。Vcc-2.0V的偏置電壓是考慮到ECL的14mA在50歐姆上的0.7V壓降,在總線上的中間電平依然是Vcc-1.3V。

pIYBAF9uHHiAW3HnAABXial8ObE529.png

3.1.2、三電阻匹配

一種減少附加成本的方式就是增加一個電阻,兩個50歐姆電阻提供信號匹配,另一個電阻連接到地給這兩個電阻提供直流偏置到VTT。

pIYBAF9uHHqAWGx9AAFKbpv7yn4736.png

3.1.3、四電阻匹配

這是使用最多的LVPECL匹配方式,采用四電阻戴維南匹配。

o4YBAF9uHHuANA82AAB8hCY7gic158.png

四個電阻匹配的計算步驟如下:

a、從阻抗匹配要求可以得出:

R1||R2=50

b、電阻比等于電壓比可以得出:

(R1+R2)/R2=VCC/(VCC-2)

Vcc-2.0V的偏置電壓是考慮到ECL的14mA在等效50歐姆上的0.7V壓降,在總線上的偏置電壓依然是Vcc-1.3V。

于是可以得到:
R1=50*Vcc/(Vcc-2)
R2=25*Vcc

o4YBAF9uHHyAENy9AAAwVhXxohU234.png

4個電阻都必須放在離輸入端很近的地方,對PCB布板造成困難。匹配電阻功耗比較大,如果路數(shù)很多的話,對單板的功耗來說是一個比較大的問題(靜態(tài)電阻很?。K裕趯嶋H的布板過程中,一般不提倡使用這種電路。

3.1.4、下拉+100歐姆跨接

這是最常用,最簡潔的直流匹配方式,特別適合同電壓PECL之間的對接。

pIYBAF9uHH2AGWmhAABWsZzv4AI872.png

R1=140~200歐姆(3.3V),R1=270~330歐姆(5V),R2=100歐姆。

R1為輸出門提供偏置電流,R2為交流信號提供匹配。輸入門的直流電平偏置直接利用輸出門的直流電平(Vcc-1.3V),并不需要外來的上下拉電阻來提供。

此匹配電路電阻個數(shù)很少,只有3個。只有R2一個電阻必須放在離輸入門比較近的地方,R1放置的地方可以比較隨便,只要不引入過長的線頭(過長的線頭會導(dǎo)致反射)就可以了。PCB布板比較容易處理。這種電路是一個優(yōu)選電路。

3.1.5、下拉+50歐姆匹配到參考電壓

o4YBAF9uHH-AJRFZAACV-pGmNfM189.png

3.2、交流匹配
PECL在交流耦合輸出到50Ω的終端負載時,要考慮PECL的輸出端加一直流偏置電阻。PECL的輸出共模電壓需固定在Vcc-1.3V,在選擇直流偏置電阻時僅需該電阻能夠提供14mA到地的通路,這樣R1=(Vcc-1.3V)/14mA。在3.3V供電時,R1=142Ω,5V供電時,R1=270Ω。然而這種方式給出的交流負載阻抗低于50Ω,在實際應(yīng)用中,3.3V供電時,R1可以從142Ω到200Ω之間選取,5V供電時,R1可以從270Ω到350Ω之間選取,原則是讓輸出波形達到最佳。

R3和R2的選擇應(yīng)考慮如下幾點:

PECL輸入直流偏壓應(yīng)固定在Vcc-1.3V;

輸入阻抗應(yīng)等于傳輸線阻抗;

低功耗;

外圍器件少。

3.2.1、三電阻匹配

pIYBAF9uHICAa515AACRZb6JHsA586.png

3.2.2、兩電阻+100歐姆跨接

這是最常用,最簡潔的交流匹配方式,也常用于PECL/LVPECL/2.5VPECL之間的對接,推薦使用。

o4YBAF9uHIKACokeAABcZMSMUqE490.png

R1=140~200歐姆,屬于直流偏置電阻。

C1為耦合電容,可以放在線上的任何一個地方,不一定在源端,也不一定要在末端。

R4=100歐姆,屬于交流匹配電阻,一定要放在末端。

R2、R3為K級別的電阻,必須滿足R3/(R2+R3)=(VCC-1.3V)/VCC的比值就可以了,這兩個電阻是為輸入端提供直流電平,所以對PCB上的位置沒有特殊要求,只需要不引入長線頭就可以了。

對于交流耦合來說,阻容器件的個數(shù)算是比較少的了;只對一個電阻的位置(R4)有要求,其他的沒有要求;功耗也比較小。這種電路還帶來另外一個優(yōu)點,那就是當(dāng)LVPECL輸出沒有交流信號的時候,那么輸入端卻可以依靠100歐姆的電阻,使得P/N維持一個電壓差,從而保證輸入端的穩(wěn)定。

3.2.3、四電阻匹配

pIYBAF9uHIOAZpmtAABtH67iAMY968.png

3.2.4、五電阻匹配

o4YBAF9uHISAODHeAABtWMyd_5g473.png

此處有了100歐姆電阻,R2和R3只是提供直流偏置而已,阻值需要選大一些,從而保證R2||R3||(R4/2)基本上還是50歐姆。

3.3V情況下可以選擇R2=2.2K,R3=3.3K,參考電壓為大約為2V(Vcc-1.3V)。

pIYBAF9uHIaASvuxAACbuYv7LN0666.png

兩個50?電阻中點接入一電容,是為了消除差分線上信號偏移而產(chǎn)生的共模噪聲(2個50?是差模阻抗匹配,VBB電容是共模濾波電容)。

以上是針對兩個同種類型邏輯電平之間的互連。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1211

    瀏覽量

    69071
  • 邏輯電平
    +關(guān)注

    關(guān)注

    0

    文章

    203

    瀏覽量

    14996
  • LVPECL
    +關(guān)注

    關(guān)注

    2

    文章

    73

    瀏覽量

    18669
  • CML
    CML
    +關(guān)注

    關(guān)注

    0

    文章

    35

    瀏覽量

    20295
  • 歐姆電阻
    +關(guān)注

    關(guān)注

    0

    文章

    71

    瀏覽量

    15922
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    高性能LVDS時鐘緩沖器LMK1D1208I技術(shù)解析

    Texas Instruments LMK1D1208I I^2^C低附加抖動 LVDS緩沖器具有兩個輸入和八對LVDS時鐘輸出(OUT0到OUT7),且時鐘分配偏差最小。輸入可以
    的頭像 發(fā)表于 09-19 09:55 ?535次閱讀
    高性能<b class='flag-5'>LVDS</b>時鐘緩沖器LMK1D1208I技術(shù)解析

    LMK1D1208P LVDS時鐘緩沖器技術(shù)解析

    Texas Instruments LMK1D1208P 8通道輸出LVDS時鐘緩沖器將兩個中的一個可選時鐘輸入(IN0和IN1)分配給八對LVDS時鐘輸出(OUT0至OUT7)。
    的頭像 發(fā)表于 09-18 09:52 ?554次閱讀
    LMK1D1208P <b class='flag-5'>LVDS</b>時鐘緩沖器技術(shù)解析

    LVPECLLVDS 及 PECL 與 LVDS互連技術(shù)解析

    在高速光通信系統(tǒng)中,LVPECL(低壓正射極耦合邏輯)、PECL(正射極耦合邏輯)與 LVDS(低壓分信號)是常用的高速接口
    的頭像 發(fā)表于 08-08 10:48 ?838次閱讀
    <b class='flag-5'>LVPECL</b> 與 <b class='flag-5'>LVDS</b> 及 PECL 與 <b class='flag-5'>LVDS</b> 的<b class='flag-5'>互連</b>技術(shù)解析

    LVPECLLVDS電平互連:直流與交流耦合設(shè)計指南

    1.?LVPECL?與LVDS?的互連 1.1 ??LVPECL?與LVDS?的直流耦合 LVPECL
    的頭像 發(fā)表于 08-04 16:42 ?954次閱讀
    <b class='flag-5'>LVPECL</b>與<b class='flag-5'>LVDS</b><b class='flag-5'>電平</b><b class='flag-5'>互連</b>:直流與交流耦合設(shè)計指南

    一探究竟晶振

    于高速網(wǎng)絡(luò)系統(tǒng)中,在高速設(shè)計中,需要選擇電平擺幅窄、支持遠距離傳輸、功耗小的信號電平LVDS、LVPECL、HCSL等電平具有這些特性,因
    的頭像 發(fā)表于 07-07 14:42 ?1167次閱讀
    一探究竟<b class='flag-5'>差</b><b class='flag-5'>分</b>晶振

    【電子元件】FCO-3L輸出晶體振蕩器:3.2×2.5mm封裝的高頻低抖動特性及應(yīng)用

    內(nèi)容概要:本文檔詳細介紹了FCO-3L輸出晶體振蕩器的技術(shù)規(guī)格和應(yīng)用特性。該器件支持LVPECLLVDS和HCSL三種差
    發(fā)表于 06-11 13:42 ?0次下載

    從SerDes到SoC,全場景適配的FCom晶振設(shè)計全解

    FCom FCO系列輸出晶體振蕩器涵蓋2.5×2.0至7.0×5.0多種封裝,提供LVPECLLVDS與HCSL三種標準接口,頻率支持
    發(fā)表于 05-30 11:53

    MAX9374/MAX9374ALVPECLLVDS變換器技術(shù)手冊

    MAX9374和MAX9374A是為電訊應(yīng)用而設(shè)計的2.0GHzLVPECLLVDS電平轉(zhuǎn)換器,具有250ps的傳輸延遲。
    的頭像 發(fā)表于 05-19 10:43 ?651次閱讀
    MAX9374/MAX9374A<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>變換器技術(shù)手冊

    MAX9377/MAX9378任意邏輯LVPECL/LVDS轉(zhuǎn)換器,引腳可設(shè)置四頻電路技術(shù)手冊

    MAX9377/MAX9378是一、高速、低抖動的任意電平LVPECL/LVDS的轉(zhuǎn)換
    的頭像 發(fā)表于 05-16 15:12 ?3665次閱讀
    MAX9377/MAX9378任意<b class='flag-5'>邏輯</b>至<b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>轉(zhuǎn)換器,引腳可設(shè)置四<b class='flag-5'>分</b>頻電路技術(shù)手冊

    MAX9375單LVDS/任意邏輯LVPECL轉(zhuǎn)換器技術(shù)手冊

    MAX9375是一個高速、全、任意電平LVPECL的轉(zhuǎn)換器,設(shè)計信號速率高達2GHz。其極低的傳輸延遲和高速等特性,尤其適合于多種高速網(wǎng)絡(luò)路由和背板應(yīng)用。
    的頭像 發(fā)表于 05-16 15:07 ?755次閱讀
    MAX9375單<b class='flag-5'>LVDS</b>/任意<b class='flag-5'>邏輯</b>至<b class='flag-5'>LVPECL</b>轉(zhuǎn)換器技術(shù)手冊

    MAX9376 LVDS/任意邏輯LVPECL/LVDS、雙路電平轉(zhuǎn)換器技術(shù)手冊

    MAX9376是全、高速、LVDS/任何輸入至LVPECL/LVDS雙通道轉(zhuǎn)換器,適用于高達2GHz的信號速率。一個通道是
    的頭像 發(fā)表于 05-16 14:57 ?748次閱讀
    MAX9376 <b class='flag-5'>LVDS</b>/任意<b class='flag-5'>邏輯</b>至<b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>、雙路<b class='flag-5'>電平</b>轉(zhuǎn)換器技術(shù)手冊

    MAX9152 800Mbps、LVDS/LVPECLLVDS、2 x 2交叉點開關(guān)技術(shù)手冊

    MAX9152 2 x 2交叉點開關(guān)專為需要高速、低功耗和低噪聲信號分配的應(yīng)用而設(shè)計。該器件包括兩路LVDS/LVPECL輸入、兩路LVDS輸出和兩路用于設(shè)置
    的頭像 發(fā)表于 04-16 10:47 ?882次閱讀
    MAX9152 800Mbps、<b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>、2 x 2交叉點開關(guān)技術(shù)手冊

    晶振-LVPECLLVDS的連接

    LVPECL電平擺幅較大(典型值約800mV),共模電壓較高(約1.3V-1.9V),需外部端接電阻匹配;而LVDS
    的頭像 發(fā)表于 03-12 17:50 ?1781次閱讀
    <b class='flag-5'>差</b><b class='flag-5'>分</b>晶振-<b class='flag-5'>LVPECL</b>到<b class='flag-5'>LVDS</b>的連接

    hdmi是什么電平?hdmi信號里有幾對還有幾個單端的,的信號是不是cml電平?

    出來的cml信號在還原成hdmi信號,接到顯示器上?,F(xiàn)在有幾個問題: 1,hdmi是什么電平?第一次接觸,hdmi信號里有幾對還有幾個單端的,
    發(fā)表于 12-24 06:34

    ADS5404可以使用LVDSLVPECL的時鐘源頭嗎?

    ADS5404的時鐘電平要求為如下: 這么高的標稱值該使用什么電平的時鐘芯片提供呢?LVDSLVPECL的擺幅都應(yīng)該達不到吧? 為什么手冊后面又說可以使用
    發(fā)表于 12-13 07:42