敏感的模擬元件，例如放大器和基準(zhǔn)電壓源，必須參考和去耦至模擬接地層。具有低數(shù)字電流的ADC和DAC(和其他混合信號IC)一般應(yīng)視為模擬元件，同樣接地并去耦至模擬接地層。乍看之下，這一要求似乎有些矛盾，因?yàn)檗D(zhuǎn)換器具有模擬和數(shù)字接口，且通常有指定為模擬接地(AGND)和數(shù)字接地(DGND)的引腳。圖4有助于解釋這一兩難問題。

?

　　圖4. 具有低內(nèi)部數(shù)字電流的混合信號IC的正確接地。

　　同時(shí)具有模擬和數(shù)字電路的IC(例如ADC或DAC)內(nèi)部，接地通常保持獨(dú)立，以免將數(shù)字信號耦合至模擬電路內(nèi)。圖4顯示了一個(gè)簡單的轉(zhuǎn)換器模型。將芯片焊盤連接到封裝引腳難免產(chǎn)生線焊電感和電阻，IC設(shè)計(jì)人員對此是無能為力的，心中清楚即可?？焖僮兓臄?shù)字電流在B點(diǎn)產(chǎn)生電壓，且必然會通過雜散電容CSTRAY耦合至模擬電路的A點(diǎn)。此外，IC封裝的每對相鄰引腳間約有0.2 pF的雜散電容，同樣無法避免!IC設(shè)計(jì)人員的任務(wù)是排除此影響讓芯片正常工作。不過，為了防止進(jìn)一步耦合，AGND和DGND應(yīng)通過最短的引線在外部連在一起，并接到模擬接地層。DGND連接內(nèi)的任何額外阻抗將在B點(diǎn)產(chǎn)生更多數(shù)字噪聲;繼而使更多數(shù)字噪聲通過雜散電容耦合至模擬電路。請注意，將DGND連接到數(shù)字接地層會在AGND和DGND引腳兩端施加 VNOISE ，帶來嚴(yán)重問題!

　　“DGND”名稱表示此引腳連接到IC的數(shù)字地，但并不意味著此引腳必須連接到系統(tǒng)的數(shù)字地?？梢愿鼫?zhǔn)確地將其稱為IC的內(nèi)部“數(shù)字回路”。

　　這種安排確實(shí)可能給模擬接地層帶來少量數(shù)字噪聲，但這些電流非常小，只要確保轉(zhuǎn)換器輸出不會驅(qū)動(dòng)較大扇出(通常不會如此設(shè)計(jì))就能降至最低。將轉(zhuǎn)換器數(shù)字端口上的扇出降至最低(也意味著電流更低)，還能讓轉(zhuǎn)換器邏輯轉(zhuǎn)換波形少受振鈴影響，盡可能減少數(shù)字開關(guān)電流，從而減少至轉(zhuǎn)換器模擬端口的耦合。通過插入小型有損鐵氧體磁珠，如圖4所示，邏輯電源引腳pin (VD) 可進(jìn)一步與模擬電源隔離。轉(zhuǎn)換器的內(nèi)部瞬態(tài)數(shù)字電流將在小環(huán)路內(nèi)流動(dòng)，從VD 經(jīng)去耦電容到達(dá)DGND(此路徑用圖中紅線表示)。因此瞬態(tài)數(shù)字電流不會出現(xiàn)在外部模擬接地層上，而是局限于環(huán)路內(nèi)。VD引腳去耦電容應(yīng)盡可能靠近轉(zhuǎn)換器安裝，以便將寄生電感降至最低。去耦電容應(yīng)為低電感陶瓷型，通常介于0.01 μF (10 nF)和0.1 μF (100 nF)之間。

　　再強(qiáng)調(diào)一次，沒有任何一種接地方案適用于所有應(yīng)用。但是，通過了解各個(gè)選項(xiàng)和提前進(jìn)行規(guī)則，可以最大程度地減少問題。

　　小心處理ADC數(shù)字輸出

　　將數(shù)據(jù)緩沖器放置在轉(zhuǎn)換器旁不失為好辦法，可將數(shù)字輸出與數(shù)據(jù)總線噪聲隔離開(如圖4所示)。數(shù)據(jù)緩沖器也有助于將轉(zhuǎn)換器數(shù)字輸出上的負(fù)載降至最低，同時(shí)提供數(shù)字輸出與數(shù)據(jù)總線間的法拉第屏蔽(如圖5所示)。雖然很多轉(zhuǎn)換器具有三態(tài)輸出/輸入，但這些寄存器仍然在芯片上;它們使數(shù)據(jù)引腳信號能夠耦合到敏感區(qū)域，因而隔離緩沖區(qū)依然是一種良好的設(shè)計(jì)方式。某些情況下，甚至需要在模擬接地層上緊靠轉(zhuǎn)換器輸出提供額外的數(shù)據(jù)緩沖器，以提供更好的隔離。

?

　　圖5. 在輸出端使用緩沖器/鎖存器的高速ADC 具有對數(shù)字?jǐn)?shù)據(jù)總線噪聲的增強(qiáng)抗擾度。

　　ADC輸出與緩沖寄存器輸入間的串聯(lián)電阻(圖4中標(biāo)示為“R”)有助于將數(shù)字瞬態(tài)電流降至最低，這些電流可能影響轉(zhuǎn)換器性能。電阻可將數(shù)字輸出驅(qū)動(dòng)器與緩沖寄存器輸入的電容隔離開。此外，由串聯(lián)電阻和緩沖寄存器輸入電容構(gòu)成的RC網(wǎng)絡(luò)用作低通濾波器，以減緩快速邊沿。

　　典型CMOS柵極與PCB走線和通孔結(jié)合在一起，將產(chǎn)生約10 pF的負(fù)載。如果無隔離電阻，1 V/ns的邏輯輸出壓擺率將產(chǎn)生10 mA的動(dòng)態(tài)電流：

?

　　驅(qū)動(dòng)10 pF的寄存器輸入電容時(shí)，500 Ω串聯(lián)電阻可將瞬態(tài)輸出電流降至最低，并產(chǎn)生約11 ns的上升和下降時(shí)間：

?

?

　　圖6. 接地和去耦點(diǎn)。

　　由于TTL寄存器具有較高輸入電容，可明顯增加動(dòng)態(tài)開關(guān)電流，因此應(yīng)避免使用

　　緩沖寄存器和其他數(shù)字電路應(yīng)接地并去耦至PC板的數(shù)字接地層。請注意，模擬與數(shù)字接地層間的任何噪聲均可降低轉(zhuǎn)換器數(shù)字接口上的噪聲裕量。由于數(shù)字噪聲抗擾度在數(shù)百或數(shù)千毫伏水平，因此一般不太可能有問題。模擬接地層噪聲通常不高，但如果數(shù)字接地層上的噪聲(相對于模擬接地層)超過數(shù)百毫伏，則應(yīng)采取措施減小數(shù)字接地層阻抗，以將數(shù)字噪聲裕量保持在可接受的水平。任何情況下，兩個(gè)接地層之間的電壓不得超過300 mV，否則IC可能受損。

　　最好提供針對模擬電路和數(shù)字電路的獨(dú)立電源。模擬電源應(yīng)當(dāng)用于為轉(zhuǎn)換器供電。如果轉(zhuǎn)換器具有指定的數(shù)字電源引腳(VD)，應(yīng)采用獨(dú)立模擬電源供電，或者如圖6所示進(jìn)行濾波。所有轉(zhuǎn)換器電源引腳應(yīng)去耦至模擬接地層，所有邏輯電路電源引腳應(yīng)去耦至數(shù)字接地層，如圖6所示。如果數(shù)字電源相對安靜，則可以使用它為模擬電路供電，但要特別小心。

　　某些情況下，不可能將VD連接到模擬電源。一些高速IC可能采用+5 V電源為其模擬電路供電，而采用+3.3 V或更小電源為數(shù)字接口供電，以便與外部邏輯接口。這種情況下，IC的+3.3 V引腳應(yīng)直接去耦至模擬接地層。另外建議將鐵氧體磁珠與電源走線串聯(lián)，以便將引腳連接到+3.3 V數(shù)字邏輯電源。

　　采樣時(shí)鐘產(chǎn)生電路應(yīng)與模擬電路同樣對待，也接地并深度去耦至模擬接地層。采樣時(shí)鐘上的相位噪聲會降低系統(tǒng)信噪比(SNR);我們將稍后對此進(jìn)行討論。