電源輸入

大多數(shù)ADC有分離的電源輸入，一個(gè)用于模擬電路，一個(gè)用于數(shù)字電路。推薦在盡量靠近ADC的位置使用足夠多的去耦電容。盡量減少PCB的過孔數(shù)量， 并減小從ADC電源引腳到去耦電容的走線長度，從而使ADC和電容之間的電感為最小。就像參考電壓去耦一樣，電路板設(shè)計(jì)師為了節(jié)省電路板面積有時(shí)會(huì)把去耦 電容放在芯片下方PCB板的背面，基于同樣的理由，這種情況也應(yīng)避免。ADC數(shù)據(jù)手冊一般會(huì)提供推薦的去耦方案。為了達(dá)到特定的性能，電源和地經(jīng)常會(huì)采用 專門的PCB層實(shí)現(xiàn)。

數(shù)字輸出

ADC開關(guān)數(shù)字信號輸出會(huì)產(chǎn)生瞬時(shí)噪聲，并向后耦合到ADC中敏感的模擬電路部分，從而引發(fā)故障。縮短輸出走線長度以減小ADC驅(qū)動(dòng)的電容負(fù)載有助于減小這一影響，在ADC輸出端放置串行電阻也可以降低輸出電流尖峰。ADC數(shù)據(jù)手冊通常對此也有一些設(shè)計(jì)建議。

以上我們介紹了什么是ADC,ADC的技術(shù)參數(shù)指標(biāo)及誤區(qū)，并為大家詳述了如何提高ADC性能的一些建議。下面我們將繼續(xù)介紹ADC的一些具體設(shè)計(jì)中的問題，ADC輸入噪聲利弊分析、ADC輸入轉(zhuǎn)換器電路分析、ADC輸入阻抗信號鏈設(shè)計(jì)等知識。詳述了ADC的設(shè)計(jì)挑戰(zhàn)，如何從高性能轉(zhuǎn)向低功耗，也對 ADC的不同類型數(shù)字輸出進(jìn)行了深解。

ADC輸入噪聲利弊分析

多數(shù)情況下，輸入噪聲越低越好，但在某些情況下，輸入噪聲實(shí)際上有助于實(shí)現(xiàn)更高的分辨率。這似乎毫無道理，不過繼續(xù)閱讀本指南，就會(huì)明白為什么有些噪聲是好的噪聲。

折合到輸入端噪聲(代碼躍遷噪聲)

實(shí)際的ADC在許多方面與理想的ADC有偏差。折合到輸入端的噪聲肯定不是理想情況下會(huì)出現(xiàn)的，它對ADC整體傳遞函數(shù)的影響如圖1所示。隨著模擬輸 入電壓提高，"理想"ADC(如圖1A所示)保持恒定的輸出代碼，直至達(dá)到躍遷區(qū)，此時(shí)輸出代碼即刻跳變?yōu)橄乱粋€(gè)值，并且保持該值，直至達(dá)到下一個(gè)躍遷 區(qū)。理論上，理想ADC的"代碼躍遷"噪聲為0,躍遷區(qū)寬度也等于0.實(shí)際的ADC具有一定量的代碼躍遷噪聲，因此躍遷區(qū)寬度取決于折合到輸入端噪聲的量 (如圖1B所示)。圖1B顯示的情況是代碼躍遷噪聲的寬度約為1個(gè)LSB(最低有效位)峰峰值。

?

圖1:代碼躍遷噪聲(折合到輸入端噪聲)及其對ADC傳遞函數(shù)的影響

由于電阻噪聲和"kT/C"噪聲，所有ADC內(nèi)部電路都會(huì)產(chǎn)生一定量的均方根(RMS)噪聲。即使是直流輸入信號，此噪聲也存在，它是代碼躍遷噪聲存 在的原因。如今通常把代碼躍遷噪聲稱為"折合到輸入端噪聲",而不是直接使用"代碼躍遷噪聲"這一說法。折合到輸入端噪聲通常用ADC輸入為直流值時(shí)的若 干輸出樣本的直方圖來表征。大多數(shù)高速或高分辨率ADC的輸出為一系列以直流輸入標(biāo)稱值為中心的代碼(見圖2)。為了測量其值，ADC的輸入端接地或連接 到一個(gè)深度去耦的電壓源，然后采集大量輸出樣本并將其表示為直方圖(有時(shí)也稱為"接地輸入"直方圖)。由于噪聲大致呈高斯分布，因此可以計(jì)算直方圖的標(biāo)準(zhǔn) 差σ,它對應(yīng)于有效輸入均方根噪聲。參考文獻(xiàn)1詳細(xì)說明了如何根據(jù)直方圖數(shù)據(jù)計(jì)算σ值。該均方根噪聲雖然可以表示為以ADC滿量程輸入范圍為基準(zhǔn)的均方 根電壓，但慣例是用LSB rms來表示。

?

圖2:折合到輸入端噪聲對ADC"接地輸入端"直方圖的影響(ADC具有少量DNL)

雖然ADC固有的微分非線性(DNL)可能會(huì)導(dǎo)致其噪聲分布與理想的高斯分布有細(xì)微的偏差(圖2示例中顯示了部分DNL)，但它至少大致呈高斯分布。 如果DNL比較大，則應(yīng)計(jì)算多個(gè)不同直流輸入電壓的值，然后求平均值。例如，如果代碼分布具有較大且獨(dú)特的峰值和谷值，則表明ADC設(shè)計(jì)不佳，或者更有 可能的是PCB布局布線錯(cuò)誤、接地不良、電源去耦不當(dāng)(見圖3)。當(dāng)直流輸入掃過ADC輸入電壓范圍時(shí)，如果分布寬度急劇變化，這也表明存在問題。
ADC輸入轉(zhuǎn)換器電路分析

許多高精度模/數(shù)轉(zhuǎn)換器的輸入范圍要求介于0.0V至5.0V之間。例如，MAX1402 (18位多通道Σ-Δ ADC)測量兩個(gè)輸入之間的差值。典型的單端應(yīng)用中，該ADC將輸入電壓與固定的基準(zhǔn)電壓(例如2.500V)進(jìn)行比較：ADCIN = 0V時(shí)，數(shù)字輸出代表0V – 2.5V = -2.5V;ADCIN = 2.5V時(shí)，輸出代表2.5V – 2.5V = 0V;而ADCIN = 5V時(shí)，輸出則表示為5V – 2.5V = 2.5V。由此，數(shù)字輸出范圍對應(yīng)于0V至5V的ADCIN為±2.5V。

圖1電路能夠?qū)ⅰ?0.5V輸入信號轉(zhuǎn)換到MAX1402 ADC的輸入量程(0V至5V)。ADC的兩個(gè)通道(本案中的IN1和IN2)配置為全差分或高精度單端測量。R1、R2電阻分壓器對輸入進(jìn)行變換，同時(shí) 采用3.28V為輸入提供偏壓。當(dāng)輸入接地時(shí)，ADC輸入以2.5V為中心(VIN = 0V時(shí)，ADC數(shù)字輸出為0)。元件的精度保證了ADC的16位精度。

?

圖1. 本電路使輸入范圍為0V至5V (單端或差分)的ADC能夠處理±10.5V的輸入范圍。

配置MAX1402為差分測量方式，可測量IN1和IN2之間的電壓差。這些輸入可接受±10.5V輸入電壓，而內(nèi)部可編程增益放大器(PGA)用于提高小信號分辨率。例如，4倍增益可使ADC測量±2.625V輸入信號時(shí)達(dá)到16位分辨率。

單端測量可以將輸入配置為兩個(gè)獨(dú)立通道，并將其與IN6的2.50V基準(zhǔn)電壓進(jìn)行比較。如需更高精度，可以將ADC配置為差分輸入，其中一個(gè)通道作為地電位檢測輸入。

可以改變電阻分壓器比例以適應(yīng)不同的輸入范圍，但需要采用相同比例為電路提供偏壓。例如，5:1的比例對應(yīng)±15.0V的輸入范圍和3.00V偏壓。 校準(zhǔn)系統(tǒng)時(shí)，只需將輸入接地，并把輸入接到已知電壓，然后記錄輸出值即可?？梢圆捎眠@兩個(gè)值計(jì)算每個(gè)輸入范圍的偏壓和增益系數(shù)。

ADC輸入阻抗信號鏈設(shè)計(jì)總結(jié)

了解轉(zhuǎn)換器阻抗是信號鏈設(shè)計(jì)的一個(gè)重要內(nèi)容?？傊舴钦嬲枰?，為什么要浪費(fèi)大筆資金去購買昂貴的測試設(shè)備，或者費(fèi)力去測量阻抗?不如使用數(shù)據(jù)手冊提供的RC并聯(lián)組合阻抗并稍加簡單計(jì)算，這種獲取轉(zhuǎn)換器阻抗曲線的方法更快捷、更輕松。

還應(yīng)注意，工藝電阻容差可高達(dá)±20%。即使費(fèi)盡辛苦去測量任何器件的輸入或輸出阻抗，也只能獲取一個(gè)數(shù)據(jù)點(diǎn)(當(dāng)然，除非測量多個(gè)批次的許多器件隨溫度和電源電壓變化的情況)。請使用數(shù)據(jù)手冊中的仿真R||C值，它提供了關(guān)于特征阻抗與頻率關(guān)系的足夠信息，由此可以設(shè)計(jì)出正常工作的信號鏈。

ADC不同類型數(shù)字輸出深解

在當(dāng)今的模數(shù)轉(zhuǎn)換器(ADC)領(lǐng)域，ADC制造商主要采用三類數(shù)字輸出。這三種輸出分別是：互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、低壓差分信號(LVDS)和電流模式邏輯(CML)。每類輸出均基于采樣速率、分辨率、輸出數(shù)據(jù)速率和功耗要求，根據(jù)其工作方式和在ADC設(shè)計(jì)中的典型應(yīng)用方式進(jìn)行了論述。本文將討論如何實(shí)現(xiàn)這些接口，以及各類輸出的實(shí)際應(yīng)用，并探討選擇和使用不同輸出時(shí)需要注意的事項(xiàng)。此外還會(huì)給出關(guān)于如何處理這些輸出的一般指南，并討論各類輸出的優(yōu)劣。

基本知識

使用數(shù)字接口時(shí)，無論何種數(shù)字輸出，都有一些相同的規(guī)則和事項(xiàng)需要考慮。首先，為實(shí)現(xiàn)最佳端接，接收器(FPGA或ASIC)端最好使用真正的電阻終 端。接收器端的反射可能會(huì)破壞系統(tǒng)的時(shí)序預(yù)算。使用CMOS和LVDS輸出時(shí)，如果系統(tǒng)中有多個(gè)ADC，不要使用來自某個(gè)ADC的DCO(數(shù)據(jù)時(shí)鐘輸 出)，否則可能導(dǎo)致時(shí)序錯(cuò)誤以及接收器不適當(dāng)?shù)夭蹲綌?shù)據(jù)。在兩個(gè)ADC之間需要保持精確時(shí)序的I/Q系統(tǒng)中，這點(diǎn)尤其要注意。即使兩個(gè)ADC位于同一封裝 中，也需要針對各ADC使用適當(dāng)?shù)腄CO輸出，從而保持精確的時(shí)序關(guān)系。另一個(gè)需要注意的重要參數(shù)是數(shù)據(jù)格式。必須確保ADC和接收器采用同一數(shù)據(jù)格式 (二進(jìn)制補(bǔ)碼或偏移二進(jìn)制)。此外，數(shù)據(jù)轉(zhuǎn)換速度也很重要。隨著數(shù)據(jù)速率提高，接收器能夠正確捕捉數(shù)據(jù)的距離減小，原因是互連和電纜帶寬限制，以及由此引 起的符碼間干擾等問題。這些只是為什么必須將互連視作傳輸線路的其中幾個(gè)原因。以這種方式處理互連并了解傳輸線路的特性很重要。當(dāng)數(shù)據(jù)速率提高時(shí)，以這種 方式了解互連變得更加重要。必須確保導(dǎo)線尺寸正確，并且信號層與返回層之間的間距適當(dāng)。此外還必須選擇具有穩(wěn)定介電特性的電路板材料，使得走線特性在整個(gè) 互連長度上的波動(dòng)盡可能小。理想情況下，傳輸線路可以傳播到無窮遠(yuǎn)處，但在實(shí)際應(yīng)用中，這顯然是不可能的。集膚效應(yīng)、電介質(zhì)損耗和輻射損耗等因素全都會(huì)影 響傳輸線路參數(shù)，降低信號質(zhì)量。因此，必須以正確的物理參數(shù)適當(dāng)設(shè)計(jì)傳輸線路，并且確保發(fā)送器與接收器的阻抗匹配。這樣做能夠節(jié)省電能，并將最高質(zhì)量的信 號傳輸給接收器。