專(zhuān)用集成電路的應(yīng)用使電流監(jiān)控變得越來(lái)越簡(jiǎn)單。各種電流監(jiān)控集成電路隨時(shí)買(mǎi)得到，而且多數(shù)情況下都工作得很好，還有各種儀表放大器也是如此。使用分立元件構(gòu)建電流監(jiān)控器似乎顯得多余，然而在某些情況下，特別是在有現(xiàn)成的低壓元件時(shí)，使用分立元件的電路來(lái)進(jìn)行電流監(jiān)控可能是最好的方法。

本設(shè)計(jì)實(shí)例中的電路用于監(jiān)控伺服系統(tǒng)+180/?180V電源的兩個(gè)電源軌中的電流。圖1顯示了用于監(jiān)控負(fù)軌的電路相關(guān)部分。監(jiān)控正軌的電路只需用PNP設(shè)備替換NPN即可。采用價(jià)格便宜的雙晶體管和1％電阻來(lái)設(shè)置Iref以及Re1和Re2可獲得最佳效果。Rsense應(yīng)為0.1％并且具有足夠的額定功耗。

圖1：負(fù)軌監(jiān)控電路。

圖1所示電路和所有類(lèi)似拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)靈感均來(lái)自電流鏡拓?fù)浣Y(jié)構(gòu)，以及Re2上的電流隨Rsense上的電流、Rc1上的電壓隨Rsense上的電壓線性變化的這個(gè)概念。

該電路的作用依賴(lài)于Re1和Re2。讓Iref相當(dāng)小而Re2和Re1相當(dāng)大，當(dāng)Re2和Re1的值相等時(shí)，相對(duì)于Rsense上的電壓，發(fā)射極的電壓將增加。當(dāng)負(fù)載在無(wú)負(fù)載和滿(mǎn)負(fù)載之間變化時(shí)，這將反過(guò)來(lái)減小輸出設(shè)備上Vce的變化。

因此，審慎而明智地選擇Iref、Re1、Re2、Rc2和Rc1可以防止Q2進(jìn)入飽和狀態(tài)并且不會(huì)超過(guò)晶體管的最大工作電壓。請(qǐng)記住，hoe=I（集電極）/VA（早期電壓）意味著減少Ic的變化也會(huì)減少β的變化，從而改善線性度。Rc是Rc1和Rc2之和，因此比率Rc1/Rc確定無(wú)負(fù)載時(shí)Vout?處的偏移。滿(mǎn)載時(shí)Rsense上的電壓決定了Re2和Rc1的電流變化，從而決定了Vout?的滿(mǎn)量程輸出。一旦Iref值建立，就可以很容易計(jì)算出Rc和Rd上所需的無(wú)負(fù)載電壓。通過(guò)使用發(fā)射極電阻，可以顯著降低Vce變化對(duì)Q2的β的影響，而且從仿真數(shù)據(jù)可以看出，β的變化對(duì)負(fù)載電流和輸出電壓之間相關(guān)性的影響相對(duì)較小。鑒于這些結(jié)果，采用類(lèi)似于Wilson電流鏡的配置似乎并沒(méi)有必要。

圖2和圖3顯示了用恒流源產(chǎn)生Iref的替代解決方案。如果Vss穩(wěn)定且沒(méi)有紋波，則可以省略恒流源發(fā)生器，并且可以通過(guò)設(shè)定Rd值來(lái)提供Iref。

圖2：用恒流源產(chǎn)生Iref的替代解決方案。

圖3：設(shè)置FET偏置，使啟動(dòng)時(shí)Iref不會(huì)導(dǎo)致Vce或Vds超過(guò)最大值。

圖4所示的電路反轉(zhuǎn)了Vout-，消除了偏移，并將輸出調(diào)整到所需范圍，同時(shí)還可以過(guò)濾輸出端出現(xiàn)的電源紋波或負(fù)載尖峰。若配以帶有ADC的微控制器，則可以將電路簡(jiǎn)化為僅反轉(zhuǎn)Vout-。

圖4：反轉(zhuǎn)Vout-消除了偏移，將輸出調(diào)整到所需范圍，并可以過(guò)濾輸出端的電源紋波或負(fù)載尖峰。

如果滿(mǎn)載時(shí)VRe1至少比VRsense大10倍，那么Q2將不會(huì)進(jìn)入飽和狀態(tài)，并且：

Iref=IRe1，無(wú)負(fù)載，即Iload=0，那么：

Vccs是恒流源兩端的電壓，IRe1約等于Iref，Vbe可以為0.6到0.65V：

Vce是Q2上無(wú)負(fù)載時(shí)所需的最大電壓。IRe2約等于Iref，那么：

Vout-無(wú)負(fù)載時(shí)所需的失調(diào)電壓決定了Rc1的值：

由于I（Rsense）=Iref/10，因此可以估算滿(mǎn)載時(shí)的IRe2：

在最大負(fù)載電流下，Vout?的滿(mǎn)量程值約為：

采用LTspice電路仿真軟件產(chǎn)生圖5、圖6和圖7的曲線，以顯示電路工作期間的線性度、濾波效果以及Vce和Vds。負(fù)載電流從0增加到1安培，輸出電壓疊加在負(fù)載電流上。其結(jié)果與實(shí)際的電路性能非常接近。

由于負(fù)載電流尖峰值持續(xù)時(shí)間短，濾波防止了跳閘。隔離雖可能沒(méi)有必要，但在設(shè)計(jì)高壓電路時(shí)應(yīng)始終予以考慮。

責(zé)任編輯：gt