高速鏈路建模及信號完整性分析系列裝備介紹

今天介紹全新的高速鏈路建模及信號完整性分析系列裝備。通過收購 SiSoft 及其產(chǎn)品，MathWorks 將 QCD 和 QSI 工作流與 MATLAB 和其他產(chǎn)品集成，使您能夠超越信號完整性分析。

?(一)? 產(chǎn)品映射

QCD 和 QSI 的布局前功能（pre-layout）和布局后功能（post-layout）現(xiàn)在是信號完整性工具箱（Signal Integrity Toolbox）和RF PCB 工具箱（RF PCB Toolbox）的一部分。信號完整性工具箱提供兩個應(yīng)用程序：串行鏈路設(shè)計器應(yīng)用程序（Serial Link Designer APP）和并行鏈路設(shè)計器應(yīng)用程序（Parallel Link Designer APP），分別提供與QCD和QSI相同的預(yù)布局功能和接口，允許您使用 IBIS-AMI 和行業(yè)標準設(shè)計工具等模型設(shè)計和分析高速串行和并行鏈路。您可以使用信號完整性工具箱和RF PCB 工具箱實現(xiàn) QCD 和 QSI 的 post-layout 布局后功能。RF PCB 工具箱允許您將PCB布局導入信號完整性工具箱，以關(guān)聯(lián)和驗證您的設(shè)計。RF PCB 工具箱還提供全波電磁技術(shù)，您可以分析板上互連，如通孔和有損傳輸線；使用此分析獲得S參數(shù)、阻抗以及電荷和電流分布。如果使用 SimFarm 進行大規(guī)模仿真，現(xiàn)在可以使用并行計算工具箱（Parallel Computing Toolbox）執(zhí)行數(shù)千次仿真，并使用 MATLAB 并行服務(wù)器（MATLAB Parallel Server）將這些模擬擴展到遠程集群。

(二)? 高速鏈路建模和信號完整性系列新裝備一瞥 SerDes Toolbox

可用于設(shè)計和驗證高速串行器/解串器 (SerDes) 系統(tǒng)或 DDR5 等高速存儲器物理層設(shè)計，并生成 IBIS-AMI 雙模型。工具箱提供 PCIe、USB、以太網(wǎng)和 DDR 等典型應(yīng)用的白盒示例，您可以在這些參考設(shè)計的基礎(chǔ)上開展設(shè)計, 包括 CTLE、DFE、FFE 和 CDR 等架構(gòu)設(shè)計和自適應(yīng)算法。評估眼圖、浴盆曲線和通道裕量 (COM) 等指標，包括抖動和串擾效應(yīng)。?

?

PAM 4 SerDes 系統(tǒng)，包括自適應(yīng) CTLE 和 DFE Signal Integrity Toolbox 對高速串行和并行鏈路進行仿真和分析。您可以使用多端口 S 參數(shù)數(shù)據(jù)、IBIS、HSPICE 和解析模型來描述通道。分析波形和眼圖并測量通道質(zhì)量，同時觀察 ISI、抖動和噪聲等影響。在頻域中分析通道的插入損耗、回波損耗和串擾，并驗證是否符合行業(yè)標準，包括 IEEE 802.3、OIF、PCIe 和 DDR。?

?

100GBASE-KR 串行鏈路的設(shè)計 RF PCB Toolbox 用于設(shè)計、分析和可視化高速和射頻多層印刷電路板 (PCB)。支持互連結(jié)構(gòu)的布局后分析和全波電磁分析。??

驗證復雜PCB的布局后性能 RF Toolbox 提供一組豐富的函數(shù)，用于驗證、操作和可視化S參數(shù)，以在信號完整性分析中使用。?

?

從S參數(shù)數(shù)據(jù)文件創(chuàng)建脈沖響應(yīng)

(三)? 業(yè)界應(yīng)用案例?

新系列工具箱在最近 3 年內(nèi)陸續(xù)推出，已經(jīng)贏得了不少半導體和通信公司的青睞。

英飛凌（Infineon）使用Simulink和SerDes工具箱在兩周內(nèi)開發(fā)、驗證和交付IBIS-AMI模型。

?“如果沒有 SerDes 工具箱，我們將不得不把工作承包出去。即便如此，由于需要來回奔波，要在短短兩周內(nèi)完成這項工作也極為困難，我們也不得不透露我們的知識產(chǎn)權(quán)。與我們合作的 MathWorks 工程師幫助我們快速開始 IBIS-AMI 建模，指導我們應(yīng)對技術(shù)挑戰(zhàn)，并通過示例向我們展示了如何一起使用 SerDes 工具箱、Simulink 和 QCD?！?英飛凌首席電氣設(shè)計工程師尼克·博德納魯克（Nick Bodnaruk）說。 “使用 SerDes 工具箱創(chuàng)建和配置 IBIS-AMI 模型的過程簡單易學。在自己完成一次后，我們完全控制了 IBIS-AMI 模型的創(chuàng)建，并消除了對承包商的依賴?！?該英飛凌團隊從事 USB、PCIe 和 DisplayPort 應(yīng)用程序的高速 SerDes 設(shè)計，并將根據(jù)客戶的要求使用相同的工作流創(chuàng)建 IBIS-AMI 模型。?

新思科技（Synopsys）使用 SerDes 和 Signal Integrity 工具箱建模和分析 USB4.0 IP IBIS-AMI 模型。

迄今為止，新思科技團隊已建立了包括 USB4.0 在內(nèi)的多種多協(xié)議接口 IP IBIS-AMI 建模的標準流程，SerDes 和信號完整性工具箱幫助把已有的 SerDes 架構(gòu)設(shè)計整合到 IBIS-AMI 建模標準流程中。

首先使用 SerDes 工具箱進行 USB4.0 IBIS-AMI 的建模，然后運用信號完整性工具箱進行 IBIS-AMI 模型信道仿真與后仿真精度數(shù)據(jù)比對，以及運用自行開發(fā)的 Python 腳本對 MATLAB 編譯器生成的 C++ 代碼工程進行后處理。
??

中興通訊（ZTE）使用 SerDes 和 Signal Integrity 工具箱設(shè)計和實現(xiàn)5G全光承載網(wǎng)中的高速數(shù)據(jù)鏈路。

ZTE 借助 MathWorks 的工具鏈，快速開發(fā)用于 5G 承載網(wǎng)的 CEI-112G PAM4 SerDes系統(tǒng)，持續(xù)優(yōu)化收發(fā)器結(jié)構(gòu)及均衡器，確認滿足系統(tǒng)要求。從 Simulink 自動生成IBIS-AMI模型，建模信道并進行包含 FEXT、NEXT 的 SerDes 系統(tǒng)信號完整性分析，確認系統(tǒng)符合行業(yè)規(guī)范。?

?

英特爾（Intel）開發(fā) Intel Xeon 平臺的時鐘抖動分析工具 CJAT。

來自硅片的真實相位抖動常被示波器和探頭噪聲基底的影響所壓倒，Intel 開發(fā)的? Clock Jitter Analysis Tool (CJAT) 可以消除示波器和探頭噪聲基底的影響，并保持真實的硅片抖動行為。CJAT解決了困擾工業(yè)界多年的瓶頸問題、成為業(yè)內(nèi)相應(yīng)領(lǐng)域的標桿。

CJAT 工具的開發(fā)基于數(shù)學物理方法論，同時使用了演繹法（從物理理論到數(shù)學模型）和歸納法（從驗證到一般方法）。MathWorks 工具很好的整合了這2 ?種方法論。Intel 團隊用 SerDes 和其他工具箱建模了物理學，從硅片熱噪聲、PLL/CDR 傳輸函數(shù)到 Buffer 抖動，從噪聲背景中挑選關(guān)鍵沖擊器。同時使用設(shè)備進行驗證掃描，用信號處理工具箱等進行數(shù)學建模和統(tǒng)計分析。通過將對高速理論的扎實理解和信號完整性知識應(yīng)用于尖端設(shè)計，CJAT 引領(lǐng)了時鐘抖動方法的創(chuàng)新。此外，通過將新算法打包分享給行業(yè)合作伙伴，CJAT 促進了生態(tài)系統(tǒng)和測量技術(shù)的發(fā)展。?

?

結(jié)語

高速鏈路建模及信號完整性分析工具箱系列將在未來的產(chǎn)品版本中繼續(xù)成長，通過結(jié)合最新的技術(shù)和解決方案實現(xiàn)成功的信號完整性設(shè)計。