隨著高速數(shù)字 電路和高集 萬(wàn)成度芯片技術(shù)的飛速發(fā)展 電路 中的信號(hào)完整性 、 電源完整性和 電磁兼容性 問(wèn)題 日益嚴(yán)重 。 這些 問(wèn)題 的 出現(xiàn)給系統(tǒng)硬件設(shè)計(jì)帶來(lái) 了更大的挑戰(zhàn) 高速PC B 的信號(hào)完整性 、 電源完整性和 電磁兼容性設(shè)計(jì) 己經(jīng)成為 系統(tǒng)設(shè)計(jì)能否成功的主要 因素 。 本文研 究了高速P CB 的信號(hào)完整性 、 電源完整性 和 電磁兼容性 問(wèn)題及其解決方法 。
首先 本文介紹 了高速 F C B 設(shè)計(jì)中存在的信號(hào)完整性 、 電源完整性和 電磁 兼容問(wèn)題 并總結(jié)了國(guó)內(nèi)外的研究現(xiàn)狀 。 其次 在闡述傳輸線理論 的基礎(chǔ) 上 詳細(xì)分析 了高速 PC B 設(shè)計(jì)中的信號(hào)完 整性問(wèn)題 包括反射 、 串?dāng)_等 討論 了公共時(shí)鐘和源 同步總線結(jié)構(gòu)的系統(tǒng) 中所 必 須滿(mǎn)足 的時(shí)序約束條件 ; 對(duì)常用 的端接方案的端接效果進(jìn)行 了仿真 并分析 了兩禍合傳輸線系統(tǒng)中線間距 、 平行走線長(zhǎng)度 、 介質(zhì)層厚度等參數(shù)變化對(duì) 串?dāng)_ 的影響 。
再次 研究了同步開(kāi)關(guān)噪聲的產(chǎn)生機(jī)理 ; 并在此基礎(chǔ)上 提出了電源完整性 設(shè)計(jì)方法 通過(guò)單節(jié) 點(diǎn)仿真來(lái)優(yōu)化去藕電容的選擇 通過(guò) 多節(jié)點(diǎn)仿真來(lái)優(yōu)化選 擇好的去禍電容的布局 從而使電源分配系統(tǒng) 能滿(mǎn)足 目標(biāo)阻抗 的要求 。 另外 研究了高速 P CB 設(shè)計(jì)中電磁兼容性問(wèn)題 詳細(xì) 闡述 了電磁輻射 的產(chǎn) 生機(jī)理與設(shè)計(jì)方法 。 最后 結(jié)合C a d e n c e P SD 15 . 0軟件包提 出了基于信號(hào)完整性 、 電源完整性和 產(chǎn) 四川大學(xué)碩士學(xué)位論文 電磁兼容性分析 的高速 P C B 設(shè)計(jì)方法 并詳細(xì)介 紹 了工B 工S模型 的獲取和驗(yàn) 證 方 法 。