基本結(jié)構(gòu)（0和1的定義）

MOSFET是金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metallic Oxide Semiconductor Field Effect Transistor）的簡稱，有時(shí)候我們也會(huì)簡寫成MOS。下面是一個(gè)典型的MOSFET結(jié)構(gòu)。

所有MOSFET都有4個(gè)端口，柵極（Gate）、漏極（Drain）、源極（Source）以及襯底（Substrate）。一般來說襯底與源極可以連在一起，或接近于一個(gè)電勢，所以畫圖時(shí)，我們有時(shí)候會(huì)省去襯底。

以上晶體管的剖面圖，MOS晶體管的源和漏從結(jié)構(gòu)上是對(duì)稱的，由所接的電壓決定是源還是漏。柵下面源和漏之間的地方稱為溝道，源和漏之間的距離為溝道的長度（L，channel length），而與長度對(duì)應(yīng)的另一邊則稱為溝道的寬度（W，channel width）。假設(shè)NMOS晶體管的源接地，漏接高電平，當(dāng)柵電壓在某個(gè)值(VT)以下，源和漏之間的溝道沒有電流，晶體管不導(dǎo)通。當(dāng)柵電壓在某個(gè)值(VT)以上，源和漏之間的溝道反型，源區(qū)的電子被漏極的正電吸引產(chǎn)生電流，晶體管導(dǎo)通，電流從漏極流向源極。某個(gè)值（VT）則被稱為閾值電壓（Threshould Voltage）。

從MOS晶體管的工作原理看，通過控制柵極電壓，可以打開或關(guān)閉漏極與源極之間的電流通道，這就是MOS管的開關(guān)特性。而數(shù)字電路的邏輯0與邏輯1的轉(zhuǎn)換，也就可以利用這個(gè)開關(guān)特性來實(shí)現(xiàn)了。

一般來說我們將分別將接在柵極（Gate）、漏極（Drain）和源極（Source）的電壓稱為VG、VD以及VS。漏極與源極的電壓差叫做VDS，柵極與源極的電壓差叫做VGS。

NMOS與PMOS

根據(jù)注入摻雜不同，可以分為NMOS和PMOS。如果摻雜后為n+的器件，導(dǎo)通后主要以電子流動(dòng)產(chǎn)生電流溝道，所以被稱為n-channel mosfet，簡稱NMOS。如果摻雜后為p+的器件，導(dǎo)通后主要以空穴流動(dòng)產(chǎn)生電流溝道，所以被稱為p-channel mosfet，簡稱PMOS。

在畫電路時(shí)，有很多種表示方式，都沒有錯(cuò)。

增強(qiáng)型MOSFET和耗盡型MOSFET

MOSFET實(shí)際上還可以分成增強(qiáng)型和耗盡型。

NMOS 晶體管增強(qiáng)型VT>0，而耗盡型VT<0。同樣，PMOS 晶體管增強(qiáng)型VT<0，而耗盡型VT>0。

對(duì)于數(shù)字電路設(shè)計(jì)工程師來說，基本上都是使用增強(qiáng)型MOSFET，耗盡型的MOSFET在早期的NMOS電路結(jié)構(gòu)有用到，現(xiàn)在在CMOS數(shù)字集成電路設(shè)計(jì)中基本不會(huì)用了。所以本文中提到的MOSFET，只要不強(qiáng)調(diào)，就都是增強(qiáng)型MOSFET。

MOSFET的基本特性：輸出特性曲線

與雙極性（Bipolar）器件（如TTL）的電流控制電壓不同，MOSFET的特點(diǎn)是利用電壓控制電流，這也是數(shù)字電路設(shè)計(jì)中比較容易把握的因素之一，如果定義高電平為邏輯1，地電平為邏輯0，那么就可以利用MOSFET的特性，來管理電路中各節(jié)點(diǎn)的邏輯轉(zhuǎn)換了。

但如果我們只知道MOSFET的開關(guān)特性，那么實(shí)際設(shè)計(jì)電路時(shí)，就不會(huì)很好的理解功耗、面積和性能（PPA）之間的關(guān)系。所以作為一個(gè)數(shù)字電路設(shè)計(jì)工程師，最好還是了解一下MOSFET的輸出特性曲線圖，也就是電壓控制電流的基本原理。

這里先看NMOS的輸出特性曲線圖，橫軸是漏極與源極之間的壓差VDS，縱軸是漏極流向源極的電流ID，不同的曲線表示不同VGS（柵極與源極的壓差）的輸出特性曲線?？梢钥吹?，MOSFET的工作區(qū)域可以分為截止區(qū)（off region）、非飽和區(qū)或線性區(qū)（un-satuation or linear region）、飽和區(qū)（satuation region）以及擊穿區(qū)（Breakdown region）。

無論VDS是多少，只要VGS

當(dāng)VGS>=VT時(shí)，溝道產(chǎn)生，如果此時(shí)VDS

當(dāng)VGS>=VT時(shí)，溝道產(chǎn)生，同時(shí)VDS>=VGS-VT，那么隨著VDS的增加，溝道內(nèi)的電流ID，基本不會(huì)再隨之增加，處于飽和狀態(tài)，所以這個(gè)區(qū)域被稱之為飽和區(qū)。

當(dāng)VDS大于源漏的擊穿電壓時(shí)，器件發(fā)生擊穿，則進(jìn)入擊穿區(qū)。

PMOS與NMOS的傳輸特性曲線類似，但正好落在第三象限，也就是電壓及電流的的方向剛好相反：

以上曲線滿足的公式如下，其中因?yàn)镻MOS的電流和電壓剛好為負(fù)數(shù)，其實(shí)只要取絕對(duì)值就可以了：

公式中：

ε0表示真空介質(zhì)電容率，8.85e-14f/cm

εi表示柵介質(zhì)相對(duì)介電常數(shù)

τ表示柵介質(zhì)厚度

由這三個(gè)參數(shù)組成的Cox表示為單位面積柵氧化層電容，對(duì)于同一工藝來說，是基本不變的。

W表示MOSFET的溝道寬度，L表示MOSFET的溝道長度。所以要提高驅(qū)動(dòng)電流，無論是飽和還是不飽和狀態(tài)下，一個(gè)較大的寬長比是非常重要的。這就像過馬路，假設(shè)每個(gè)人（電子/空穴）過馬路的速度一樣，那么馬路兩邊的距離（channel length）越短單位時(shí)間內(nèi)能過馬路的人就越多。同樣的，如果馬路越寬（channel width），同時(shí)過馬路的人越多，單位時(shí)間內(nèi)能夠通過馬路的人也就越多了越多。

羅馬字母μ，表示電子或空穴遷移率（mobility）。需要注意的是，NMOS是電子的遷移率，而PMOS是空穴的遷移率，一般來說在同一個(gè)工藝下，NMOS的電子遷移率是PMOS的空穴遷移率的2~3倍，這個(gè)數(shù)據(jù)比較重要，將直接影響后續(xù)門電路的設(shè)計(jì)。

MOSFET的電阻特性

電阻特性可以看成輸入電壓與電流之間的比值變化，因此對(duì)于一個(gè)MOSFET來說，輸入電壓即為VGS，如果將VS看成0V，則VG為輸入電壓，電阻特性可以看作VG與電流的關(guān)系，比方說如下電路為VGS=VDS，則，所以VG與ID之間的曲線關(guān)系畫在電路邊上：

也因此MOSFET可以被看成是一個(gè)Active Resistance（動(dòng)態(tài)電阻）。

道法自然，追求平衡

數(shù)字電路設(shè)計(jì)工程師，基本上掌握MOSFET的輸出特性傳輸曲線及其公式中各參數(shù)的比例，就可以了，不是一定要非常了解其原理。

因?yàn)殡娏鞯拇笮?，決定了電容充電的速度，也就是邏輯電平翻轉(zhuǎn)的速度，當(dāng)然也就決定了電路工作頻率的高低。同時(shí)電流越大，則電路運(yùn)行過程中產(chǎn)生的功耗越大。所以如果希望通過增加寬長比來獲得更高的工作頻率和性能，勢必增加功耗與面積。

另一個(gè)方面，從公式看來，對(duì)電容充放電時(shí)，MOSFET基本處于飽和區(qū)，供電電壓的降低，是減少功耗非常有效的方法，但由于VT大體不變，所以電流的降低又會(huì)進(jìn)一步影響工作頻率。

由此可見，在芯片設(shè)計(jì)中我們會(huì)有一個(gè)定律，那就是當(dāng)功能不變的情況下，成本、性能和功耗（PPA）會(huì)相互制約，此消彼長。所以一個(gè)好的數(shù)字集成電路工程師，不會(huì)追求極致，而是根據(jù)應(yīng)用需要，選擇往三角形的那一邊偏移，尋求一個(gè)平衡點(diǎn)。這與道是一致的。

摩爾定律帶來了什么？

摩爾定律直接的表現(xiàn)，就是工藝尺寸的優(yōu)化，從0.18um，到0.13um，到90nm，到65（后來又shrink到55nm），再往后，一直到當(dāng)前的3nm（實(shí)際溝道長度據(jù)說還是5nm）。

首先由工藝尺寸優(yōu)化帶來的最明顯的變化，就是當(dāng)功能不變時(shí)，MOS尺寸減小，面積減少，成本得到優(yōu)化，單位面積上晶體管數(shù)量也就可以增加了：

一般來說，每一個(gè)世代（generation）的最小線條尺寸，都是上一個(gè)世代的70%，比如0.18um是0.25um的70%，65nm是90nm的70%，這樣做從面積上說，剛好是上一個(gè)世代的50%，也就是縮小一半。這就是代工廠每18個(gè)月要更新一個(gè)世代的原因，為了滿足摩爾定律。

回到尺寸減小帶來的面積減小。由于線條尺寸越來越小，溝道長度（channel length）也越來越小，氧化層厚度降低，由此帶來一個(gè)問題，那就是擊穿電壓也降低了，為此只能降低供電電壓（VDS和VGS降低）。雖然VT也隨著降低，但仍然是影響工作頻率的主要因素。當(dāng)然動(dòng)態(tài)功耗得到優(yōu)化。

其次，氧化層厚度減小，會(huì)帶來越來越大的漏電電流，為了控制漏電電流，還是需要調(diào)整器件結(jié)構(gòu)，提高VT。降低供電，提高VT，再次降低的工作頻率，只得通過增加寬長比，用面積換取一定的性能。

不可否認(rèn)，半導(dǎo)體制造工藝尺寸的降低，跟摩爾定律說的差不多，會(huì)帶來面積的減少，性能的提高，但并不是線性的。隨著線條越來越小，摩爾定律也逐步不聽使喚，就算減少線條尺寸，但帶來的收益并不是很高，同時(shí)還增加了大量的制造成本。所以業(yè)界逐步以應(yīng)用更新替代摩爾定律，號(hào)稱more than moore或者advanced moore，且一次又一次的被重新定義。

本文的限制

本文中的公式和大部分介紹，都是基于尺寸較大的工藝制程，且使用簡單模型。實(shí)際設(shè)計(jì)中，還有很多需要考慮的問題，只是大方向不變。

隨著工藝制程的進(jìn)化，22nm以下，從16nm開始，MOSFET結(jié)構(gòu)就從平面結(jié)構(gòu)轉(zhuǎn)向縱向結(jié)構(gòu)了，本文只是通過傳統(tǒng)的平面結(jié)構(gòu)MOS管，做科普，這對(duì)于初入設(shè)計(jì)的前端工程師來說，已經(jīng)可以用了。

FinFET

FinFET全稱Fin Field-Effect Transistor，中文名叫鰭式場效應(yīng)晶體管，是一種新的互補(bǔ)式金氧半導(dǎo)體晶體管。FinFET命名根據(jù)晶體管的形狀與魚鰭的相似性。

FinFET從16nm工藝開始出現(xiàn)，是一種縱向結(jié)構(gòu)器件，與平面器件不同的是，柵極在兩邊夾住晶體管，使得溝道長度不變的情況下，溝道寬度增加了一倍，且從生產(chǎn)工藝上，更容易控制尺寸，規(guī)避了平面結(jié)構(gòu)制造工藝上的缺陷。

GAAFET

GAAFET是（Gate-all-around FETs）采用的是納米線溝道設(shè)計(jì)，溝道整個(gè)外輪廓都被柵極完全包裹，代表柵極對(duì)溝道的控制性更好。相比之下，傳統(tǒng)的FinFET 溝道僅3 面被柵極包圍。GAAFET 架構(gòu)的晶體管提供比FinFET 更好的靜電特性，可滿足某些柵極寬度的需求。這主要表現(xiàn)在同等尺寸結(jié)構(gòu)下，GAA 的溝道控制能力強(qiáng)化，尺寸可以進(jìn)一步微縮。

現(xiàn)在主要在3nm工藝下使用。

實(shí)際上GAAFET 有兩種結(jié)構(gòu)，一種是使用納米線（Nanowire）作為電子晶體管鰭片的常見 GAAFET；另一種則是以納米片（Nanosheet）形式出現(xiàn)的較厚鰭片的多橋通道場效應(yīng)管 MBCFET，這兩種方式都差不多。

其中 MBCFET 相比納米線技術(shù)擁有更大的柵極接觸面積，從而在性能、功耗控制上會(huì)更加出色。傳統(tǒng)的 GAAFET 工藝采用三層納米線來構(gòu)造晶體管，柵極比較薄，而MBCFET工藝使用納米片構(gòu)造晶體管，可以提供更低的工作電壓、更高的電流效率（即驅(qū)動(dòng)電流能力）和高度的設(shè)計(jì)靈活性。雖然MBCFET易于生產(chǎn)，且能承載更大電流，但柵控能力不夠納米線強(qiáng)。

現(xiàn)在國內(nèi)在立體結(jié)構(gòu)器件制造工藝上與國外還有較大的差距，而從16nm到3nm還有4個(gè)世代，如果按照摩爾定律來算，理想狀態(tài)下，我們想達(dá)到國外的3nm工藝量產(chǎn)，還要6年。這6年，國外的技術(shù)又會(huì)發(fā)展到哪里？