Tapped routing由intel公司2015年3月份提出，主要用在處理器SKYLAKE平臺(tái),DDR4的走線方式；

交叉手指狀的tabbed routing 使用面對(duì)相鄰差分線中tab之間空隙的交替梯形tab。這種tab可以壓縮走線，建立新的走線通道，并降低串?dāng)_，這可以走更長(zhǎng)的線。這種tabbed routing專門針對(duì)外部層面。

Tabbed Routing主要的方法是在空間比較緊張的區(qū)域（一般為BGA區(qū)域和DIMM插槽區(qū)域），減小線寬，而增加凸起的小塊（Tab）,如下圖所示。

這種方法可以增加兩根線之間的互容特性而保持其電感特性幾乎不變，而增加的電容可以有效控制每一層的的阻抗，減小外層的遠(yuǎn)端串?dāng)_。仿真結(jié)果如下圖所示。

由仿真結(jié)果可以看出來，該方法對(duì)阻抗和遠(yuǎn)端串?dāng)_確實(shí)可以很好的平衡，當(dāng)然，對(duì)于Tab的尺寸，需要根據(jù)實(shí)際PCB做詳細(xì)的仿真設(shè)計(jì)，Intel也提供了一些Tool可以參考。 PCB走線必須傳輸電流和相關(guān)電磁場(chǎng)，場(chǎng)的傳輸受到PCB材料的介電特性的影響。在均勻介質(zhì)中，場(chǎng)以相同的速度傳播（帶狀線），在非均勻結(jié)構(gòu)中，場(chǎng)以不同的速度通過不同的介電材料傳播（微帶線）。這種傳播差異導(dǎo)致在非均勻結(jié)構(gòu)中產(chǎn)生正向波，從而在遠(yuǎn)端（接收器）處產(chǎn)生附加噪聲。這在均質(zhì)結(jié)構(gòu)中不會(huì)發(fā)生，這種影響的嚴(yán)重程度隨信號(hào)頻率的增加而增加。 接收端的遠(yuǎn)端串?dāng)_就是奇模信號(hào)和偶模信號(hào)之間的傳播延時(shí)。對(duì)于互相耦合走線，遠(yuǎn)端串?dāng)_的電壓由以下公式定義：

FEXT一般指遠(yuǎn)端串音。遠(yuǎn)端串音（Far-End Crosstalk）是串音的一種，指信號(hào)傳輸中平行的兩對(duì)線，干擾線對(duì)施加給被干擾線對(duì)遠(yuǎn)端的串音。VFEXT是指源端串音導(dǎo)致的電壓變化。 傳輸時(shí)間固定，為了消除前向串?dāng)_，可以讓感性容性關(guān)系為0，即：

因?yàn)楦行砸呀?jīng)固定，增加走線的tab（兩個(gè)線之間的距離和間距）可以調(diào)整容性。Cs是自容，Ls是自感，Cm是互容，Lm是互感。通過tab的調(diào)整，讓上面式子盡量為0。 ? 所有的tabbed routing方案都會(huì)影響阻抗和噪聲。Pin Field區(qū)域的tab可以改善阻抗管控，可以用在所有層面，Pin field區(qū)域的tab看起來像是蛇形走線，實(shí)際的走線布局由pin field區(qū)域的實(shí)際需求決定。 ?Pin Field區(qū)域的Tabbed Routing不會(huì)管控阻抗到一個(gè)實(shí)際的值，它相當(dāng)于提供了一個(gè)額外的電容元件，根據(jù)它來確定阻抗，以提供跨供應(yīng)商的更一致的阻抗結(jié)果。對(duì)于傳統(tǒng)的pin field區(qū)域走線，阻抗會(huì)隨著板廠變化，板廠也不會(huì)管控此區(qū)域的走線阻抗。 ? 交叉手指狀的tabbed routing 使用面對(duì)相鄰差分線中tab之間空隙的交替梯形tab。這種tab可以壓縮走線，建立新的走線通道，并降低串?dāng)_，這可以走更長(zhǎng)的線。

編輯：黃飛

?