本文的電源芯片指DC-DC和LDO芯片。

　　EN即enable，意為使能，指的是激活該管腳，電源芯片才會(huì)有輸出。

　　在EN腳上設(shè)計(jì)不同的外圍電路，可以實(shí)現(xiàn)電源芯片多種上電功能，別看一個(gè)小小的EN管腳，設(shè)計(jì)不好，同樣影響電源芯片的正常工作。

　　接下來(lái)一起看一下EN管腳有那些玩法吧！

　　▉ 玩法1：EN腳懸空

　　某些DC_DC的EN pin支持懸空使能，也就是說(shuō)EN不用接任何器件，只要有輸入，就會(huì)有輸出。

　　為什么懸空也能使能？

　　帶float to enable的DC-DC EN管腳內(nèi)部會(huì)有一個(gè)內(nèi)置上拉源接到輸入VIN上，在EN腳懸空時(shí)，利用0.9uA的上拉源來(lái)開啟電源。

　　▉ 玩法2：用CPU的GPIO控制EN管腳

　　通過單片機(jī)GPIO輸出高低電平來(lái)開啟/關(guān)閉DC-DC，一般EN pin會(huì)有一個(gè)閾值，超過這個(gè)值，開啟DC-DC，低于這個(gè)值關(guān)閉DC-DC。

　　設(shè)計(jì)時(shí)建議預(yù)留兩個(gè)分壓電阻，提高兼容性，更換不同IO電壓的CPU時(shí)可做到有的放矢。

　　但同時(shí)也要注意不能超過EN管腳耐壓最大值。

　　▉ 玩法3：EN腳通過兩個(gè)分壓電阻接到VIN上

　　那有人說(shuō)了，我不用CPU的GPIO控制，想上電DC-DC就有輸出，可以通過VIN接兩個(gè)電阻分壓到EN管腳，這種多見于DC-DC芯片，一般VIN和EN電壓不在一個(gè)水平上，VIN電壓較高需要進(jìn)行分壓，見下左圖。

　　VIN和EN處于同一電壓水平的，這種多見于LDO芯片，可通過電阻R1上拉到VIN，見下中圖。

　　或者VIN和EN直接短接相連，將R1換作一根導(dǎo)線，這個(gè)時(shí)候電源的開啟和關(guān)系取決于VIN輸入的UVLO閾值，見下右圖。

　　▉ 玩法4：EN腳通過兩個(gè)分壓電阻調(diào)整UVLO閾值

　　通過分壓電阻接到EN管腳的好處是可以設(shè)置DC-DC的啟動(dòng)電壓和關(guān)閉電壓，Vstart和Vstop電壓值至少高于DC-DC的UVLO值，不然設(shè)置分壓電阻沒有意義。

　　UVLO的全稱是under voltage lock out，顧名思義就是低電壓鎖定，即欠壓保護(hù)。

　　UVLO是針對(duì)DC-DC的輸入VIN來(lái)說(shuō)的，當(dāng)電壓低于某一定值，DC-DC直接鎖定保護(hù)，UVLO限制了電源芯片的最低輸入電壓，一定程度上可以保證芯片不會(huì)產(chǎn)生不穩(wěn)定的震蕩，提高電源芯片工作時(shí)的穩(wěn)定性和可靠性。

　　UVLO的閾值通常都是小于VIN最小輸入電壓值的，且是由芯片內(nèi)部寄存器控制，在某些應(yīng)用場(chǎng)合，如果不希望UVLO這么低，通過調(diào)整分壓電阻阻值，可以設(shè)置電源啟動(dòng)電壓和停止電壓。

　　r1的計(jì)算公式為：

　　r2的計(jì)算公式為：

　　Vstart為啟動(dòng)電壓，Vstop為關(guān)閉電壓；

　　Vena為EN閾值電壓；

　　Ihys為遲滯電流，I1為EN上拉源電流；

　　r1和r2為外部分壓電阻；

　　要求不高，可以直接采用公式：

　　高于Vstart電源開啟，低于Vstart電源關(guān)閉。

　　為使DC-DC穩(wěn)定使能，可以將Vena設(shè)置為比其閾值大一些（介于閾值和其最大值之間即可），根據(jù)閾值和想要的開啟電壓，選擇合適的r1和r2取值。

　　▉ 玩法5：EN腳外部加RC延時(shí)電路

　　某些電路有多個(gè)LDO，且LDO上電有時(shí)序要求，此時(shí)可以在EN Pin上加RC，通過設(shè)置RC的大小，來(lái)滿足要求，如下的VOUT1如果要求比VOUT2先上電，即可將R1C1參數(shù)設(shè)置比R2C2小即可。

　　EN管腳也可以換作用兩個(gè)GPIO控制，利用兩個(gè)GPIO的控制延時(shí)來(lái)滿足時(shí)序要求。

　　為避免一些場(chǎng)合輸出電壓受到剛上電時(shí)輸入電壓波動(dòng)的影響（T1~T2），利用分壓電阻或者RC延時(shí)電路，使輸入電壓上升到70~80%*VIN時(shí)，再開啟使能EN（T2后），以得到更穩(wěn)定的輸出電壓。

　　▉ 玩法6：多電源協(xié)同作戰(zhàn)

　　有一些電路使用多種電源時(shí)，可以用上一級(jí)電源的PWRGD管腳來(lái)drive下一級(jí)電源的EN Pin，達(dá)到有福同享有難同當(dāng)?shù)哪康模瓷弦患?jí)電源開，下一級(jí)電源才開，上一級(jí)電源異常，下一級(jí)電源也無(wú)法開啟（同時(shí)開，同時(shí)關(guān)），此電路也可以滿足時(shí)序的要求，即VOUT2比VOUT1上電慢。

　　上圖中的PWRGD是開漏輸出，電源異常時(shí)，此腳會(huì)被拉低，指示電源是否good的管腳。

　　如下是EN1、PWRGD1、VOUT1、VOUT2的上電波形，可以看出，在前級(jí)電源完全上電之后，即PWRGD1管腳變?yōu)榉€(wěn)定的高電平時(shí)VOUT2才開始緩慢上升。

　　▉ 更多玩法等待你們解鎖

　　介紹了這6種玩法，大家可以舉一反三，還有很多EN管腳設(shè)計(jì)方法就不一一列舉了，設(shè)計(jì)好EN管腳的目的就是為了相應(yīng)功能的實(shí)現(xiàn)和電源芯片穩(wěn)定可靠的工作。