基于事務(wù)的驗證

基于事務(wù)的驗證并不是一個新概念，它在軟件仿真領(lǐng)域已實踐多年，主要受到生成復(fù)雜測試場景需求的驅(qū)動，旨在應(yīng)對片上系統(tǒng)（SoC）不斷攀升的復(fù)雜度。

從概念上講，這一構(gòu)想十分簡單。測試通過一種高級語言（例如SystemVerilog、SystemC或C++）從高抽象層次編寫，并且從高級命令到位級信號的轉(zhuǎn)換任務(wù)由一個叫做驗證IP的專用實體執(zhí)行（以下簡稱“驗證IP”）。

一般來說驗證IP包括可綜合的用于實現(xiàn)接口協(xié)議的狀態(tài)機功能模塊。它可以使設(shè)計人員專注于創(chuàng)建復(fù)雜的測試平臺，而無需理會討厭的細(xì)節(jié)問題。通過將物理接口的抽象層次從周期/位級提升至事務(wù)層，驗證IP可簡化SoC 與其外圍設(shè)備之間數(shù)據(jù)交換的描述。完成創(chuàng)建后，驗證IP可重復(fù)使用。驗證IP的示例包括一些通信協(xié)議，例如以太網(wǎng)、USB、PCIe、內(nèi)存訪問、JTAG端口，甚至是數(shù)碼相機和LCD。

這一切聽起來都不錯，但卻存在一個問題。此方法會產(chǎn)生大量測試周期，導(dǎo)致軟件仿真器運行受阻。而軟件仿真器仍然會通過驗證IP執(zhí)行從高級命令到位級信號的轉(zhuǎn)換。運行分析器，然后發(fā)現(xiàn)測試平臺所消耗的執(zhí)行時間超過50%，甚至可能高達(dá)95%（其余時間由DUT消耗），這種情況并不少見。

硬件仿真平臺必須得伸出援手，幫助提升頻率性能，確保其速度不低于ICE。這是通過將驗證IP的后端部分映射至硬件平臺上實現(xiàn)的，而驗證IP主要執(zhí)行從高級命令到位級信號的轉(zhuǎn)換。

以SystemVerilog、SystemC或C++等語言編寫的測試平臺會驅(qū)動驗證IP的前端部分，進(jìn)而提供比基于事務(wù)軟件仿真快出5或6個數(shù)量級的執(zhí)行速度?，F(xiàn)在完全可以通過將一套速度適配器（以太網(wǎng)、PCI或USB）更換為對等的驗證IP來構(gòu)建一個虛擬的測試環(huán)境，從而取代ICE測試平臺。

通過軟件控制

與ICE不同，驗證IP可從軟件控制中受益。它可幫助智能驗證環(huán)境實現(xiàn)高度靈活性并確保實現(xiàn)復(fù)用。例如，設(shè)計人員可以從動態(tài)主機中捕獲和回放流量；通過轉(zhuǎn)發(fā)設(shè)備與芯片之間的事務(wù)模擬內(nèi)電路連接；或?qū)⑥D(zhuǎn)換應(yīng)用于事務(wù)的數(shù)據(jù)流以實現(xiàn)難以獲取的邊緣測試用例。

相關(guān)實例：通過PCI驗證IP，可將PCI軟件驅(qū)動程序插入含有PCI接口的硬件仿真設(shè)計中，這與在ICE中通過硬件速度適配器的執(zhí)行操作類似。但是現(xiàn)在，軟件調(diào)試程序可以通過JTAG驗證IP與硬件仿真器相連，并以單步模式運行，而通過JTAG物理連接卻無法實現(xiàn)這一操作。

同樣重要的是，當(dāng)設(shè)計人員完全控制并非由硬件測試平臺提供的設(shè)計時鐘時，調(diào)試就變得更加輕松，也更加有效了。通過控制時鐘頻率，可以停止建模，讀取內(nèi)存內(nèi)容，強制賦值寄存器或轉(zhuǎn)儲波形。

在ICE模式中調(diào)試需要硬件邏輯分析儀。如果使用ICE方法，設(shè)計人員就必須忍受真實硬件行為的突發(fā)狀況，并且以犧牲可重復(fù)性為代價。相反，基于驗證IP的虛擬測試環(huán)境可以幫助設(shè)計人員快速重現(xiàn)問題。此外，無需連結(jié)DUT與硬件測試平臺，讓設(shè)計人員在遠(yuǎn)程位置執(zhí)行DUT，開啟了通過遠(yuǎn)程訪問創(chuàng)建仿真數(shù)據(jù)中心的大門。

由此看來，對于虛擬測試平臺這一方法來說，創(chuàng)建測試平臺似乎是唯一的一個缺點。而Mentor Graphics及其物理實驗室VirtuaLAB（包括在工作站控制的軟件中執(zhí)行的所有外圍設(shè)備）已成功解決這一問題。