TOP4 PCI總線集成電路測(cè)試儀接口電路

　　目前廣泛用于集成電路封裝測(cè)試的設(shè)備是由計(jì)算機(jī)軟件控制，通過(guò)接口總線與硬件設(shè)備通信，能夠代替測(cè)試人員的大部分勞動(dòng)，也稱為自動(dòng)化測(cè)試系統(tǒng)（ATE）。其工作原理是：在計(jì)算機(jī)中使用測(cè)試軟件編寫(xiě)待測(cè)芯片的測(cè)試程序，編寫(xiě)測(cè)試程序的過(guò)程就是利用程序語(yǔ)言實(shí)現(xiàn)對(duì)測(cè)試系統(tǒng)硬件資源的調(diào)度，將測(cè)試圖形應(yīng)用于被測(cè)集成電路的管腳；使用測(cè)試軟件執(zhí)行測(cè)試程序，這個(gè)過(guò)程需要計(jì)算機(jī)與測(cè)試系統(tǒng)進(jìn)行通信，調(diào)用測(cè)試系統(tǒng)硬件電路的驅(qū)動(dòng)函數(shù)，將控制命令經(jīng)計(jì)算機(jī)的 I／O接口發(fā)送至測(cè)試硬件相應(yīng)的端口；測(cè)試儀硬件接口經(jīng)過(guò)譯碼電路譯碼之后驅(qū)動(dòng)硬件動(dòng)作實(shí)現(xiàn)既定的測(cè)試功能；測(cè)試的數(shù)據(jù)結(jié)果通過(guò)計(jì)算機(jī)的I／O接口返回；計(jì)算機(jī)對(duì)結(jié)果數(shù)據(jù)進(jìn)行分析處理、按一定的標(biāo)準(zhǔn)進(jìn)行判別，將測(cè)試結(jié)果進(jìn)行顯示、控制分選機(jī)對(duì)被測(cè)器件進(jìn)行分選。

　　PCI總線的信號(hào)定義

　　PCI總線的信號(hào)主要包括PCI總線信號(hào)、E2PROM接口信號(hào)和局部總線信號(hào)。主要信號(hào)的電路連接圖如圖所示。

　　E2PROM的控制信號(hào)

　　PCI總線接口芯片的配置信息需要通過(guò)E2PROM存儲(chǔ)并在沒(méi)備復(fù)位時(shí)加載。PCI9030的信號(hào)線 EECS，EESK，EEDI和EEDO是專門用于E2PROM的連接，本沒(méi)計(jì)選用的E2PROM是NM93CS66L，該芯片擁有一個(gè)4 KB容量的低電平串行存儲(chǔ)器，在對(duì)芯片PCI9030執(zhí)行復(fù)佗操作時(shí)加載存儲(chǔ)信息，從而使PCI接口卡實(shí)現(xiàn)即插即用的功能。PCI9030與 NM93CS66L的電路連接如圖所示。

　　利用PCI專用接口芯片與FPGA結(jié)合可以實(shí)現(xiàn)PCI接口電路的簡(jiǎn)化設(shè)計(jì)，縮短開(kāi)發(fā)周期；SDK軟件開(kāi)發(fā)包可以很輕松地完成PCI芯片的配置和調(diào)試，在 Windows XP操作系統(tǒng)中利用VC6．0軟件開(kāi)發(fā)工具加載SDK中的API函數(shù)庫(kù)可以實(shí)現(xiàn)用于集成電路測(cè)試的PCI驅(qū)動(dòng)程序的設(shè)計(jì)。通過(guò)該接口電路實(shí)現(xiàn)了利用PC軟件控制硬件電路完成IC測(cè)試的功能。

　　智能型電纜測(cè)試系統(tǒng)電路設(shè)計(jì)

　　智能型電纜測(cè)試系統(tǒng)采用單片機(jī)和工控機(jī)相結(jié)合的方案實(shí)現(xiàn)了， 經(jīng)實(shí)際測(cè)試。詳細(xì)說(shuō)明了基于單片機(jī)的硬件電路設(shè)計(jì)原理和工程應(yīng)用方案 。 絕緣關(guān)系的測(cè)試電纜測(cè)試系統(tǒng)達(dá)到了設(shè)計(jì)要求，大幅度提高了洲試的效率和準(zhǔn)確性。隨著航空設(shè)備自動(dòng)化程度的不斷提高， 也很大程度地影響著設(shè)備的正常工作。由于多芯電纜芯數(shù)增多，其互聯(lián)關(guān)系也變得更復(fù)雜已 ， 這就要求電纜測(cè)試設(shè)備具備更多的測(cè)試點(diǎn)數(shù)。傳統(tǒng)的手動(dòng)測(cè)試方法費(fèi)時(shí)費(fèi)力，準(zhǔn)確性差， 本文提出了一種針對(duì)航空多芯電纜故障檢測(cè)的新方案 。 批量生產(chǎn)的需要 ， 經(jīng)不能滿足工程化并闡述了系統(tǒng)構(gòu)成和測(cè)試原理。

　　導(dǎo)通測(cè)試電路

　　由于導(dǎo)通電阻很小，一般為歐姆級(jí)，容易受到外界干擾的影響，惠斯登電橋的兩臂同時(shí)對(duì)電源的微小變化做出反應(yīng)，將輸出信號(hào)送入差分放大器，從而消除了共模干擾，可以提高測(cè)試的準(zhǔn)確性。其原理如圖3所示。

　　在圖3中：R1，R2和R3組成基準(zhǔn)電路;R4，R5和Rx 串聯(lián)起來(lái)組成主測(cè)試回路。當(dāng)待測(cè)電阻Rx 為零時(shí)，調(diào)整R1使電橋處于平衡狀態(tài)，即U1=U2，電路輸出約為零，同時(shí)產(chǎn)生基準(zhǔn)比較電壓U1。在電路正常工作情況下，Rx 串聯(lián)進(jìn)入電路后，電橋的平衡被打破，U2變小，U1和U2經(jīng)過(guò)運(yùn)放OP497的隔離后送入差分放大器INA145進(jìn)行放大，放大后的電壓信號(hào)送入12位精度的MAX197進(jìn)行采樣。

　　絕緣測(cè)試電路

　　對(duì)于絕緣測(cè)試電路而言，由于輸入測(cè)試電壓為500～1 000 V，對(duì)干擾不太敏感，所以絕緣測(cè)試電路采用相對(duì)簡(jiǎn)單的電阻分壓法來(lái)實(shí)現(xiàn)。

　　在圖4中：Rx 為被測(cè)兩根導(dǎo)線間的絕緣電阻;Kat，Kab 分別是Rx 的輸入控制繼電器和輸出控制繼電器，由譯碼電路選通，二極管D1保護(hù)電源;R1，R2和R3組成分壓測(cè)試電路，R4 為限流電阻，C1 為了濾除雜波的干擾，測(cè)試回路的分壓值經(jīng)運(yùn)放后輸入放大電路;MAX6176為高精度低噪聲基準(zhǔn)電源，經(jīng)過(guò)分壓電路和跟隨器后為放大電路INA145提供基準(zhǔn)比較電壓，INA145把放大后的信號(hào)送給MAX197進(jìn)行采樣。