2023年9月18日，由傳智驛芯科技和Arteris聯(lián)合舉辦的技術(shù)研討會(huì)——“利用創(chuàng)新NoC技術(shù)駕馭復(fù)雜的片上系統(tǒng)（SoC）設(shè)計(jì)”在深圳成功舉辦。西安交通大學(xué)任鵬舉教授，Arteris中國(guó)區(qū)技術(shù)支持高級(jí)經(jīng)理馮存榮，傳智驛芯科技首席戰(zhàn)略官時(shí)昕博士圍繞片上互連網(wǎng)絡(luò)（Network on Chip，NoC）技術(shù)從學(xué)術(shù)和應(yīng)用等不同維度分別發(fā)表了主題演講。 在與全球系統(tǒng)IP的先進(jìn)提供商Arteris的密切合作下，傳智驛芯科技將針對(duì)中國(guó)市場(chǎng)的多樣化需求布局基于NoC技術(shù)開發(fā)設(shè)計(jì)的解決方案，以及Safety Island、Die to Die等子系統(tǒng)IP 產(chǎn)品矩陣，加速國(guó)產(chǎn)SoC（System on Chip）處理器芯片設(shè)計(jì)。

研討會(huì)現(xiàn)場(chǎng)

技術(shù)研討會(huì)上，西安交通大學(xué)任鵬舉教授針對(duì)片上網(wǎng)絡(luò)設(shè)計(jì)中最基本和最關(guān)鍵的概念和知識(shí)進(jìn)行講解，重點(diǎn)介紹網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、路由算法、流控制、路由器的微體系結(jié)構(gòu)以及緩存一致性的通訊需求。任教授不僅是西安交通大學(xué)人工智能與機(jī)器人研究所副所長(zhǎng)，還擔(dān)任中國(guó)人工智能產(chǎn)業(yè)發(fā)展聯(lián)盟芯片組秘書長(zhǎng)，他提出片上互連網(wǎng)絡(luò)是多核/眾核處理器的關(guān)鍵技術(shù)，隨著集成電路半導(dǎo)體工藝的發(fā)展，單芯片內(nèi)將會(huì)集成越來(lái)越多的處理內(nèi)核，多核芯片的出現(xiàn)使得傳統(tǒng)處理器研究重心逐漸由追求單一內(nèi)核的計(jì)算能力轉(zhuǎn)移到片上通訊能力的研究，進(jìn)而充分組織和發(fā)掘多核芯片的并行處理能力。 片上互連網(wǎng)絡(luò)的設(shè)計(jì)方法為多核芯片的通訊互連提供了一種卓爾有效的解決方案，從高性能計(jì)算機(jī)到嵌入式片上系統(tǒng)（SoC），該設(shè)計(jì)方法已經(jīng)被越來(lái)越多的多核芯片所采用，成為了SoC技術(shù)中的核心內(nèi)容之一。通過(guò)任教授的講解，不僅可以讓更多工程師理解片上網(wǎng)絡(luò)這一先進(jìn)技術(shù)，同時(shí)還能啟發(fā)大家去探索更加先進(jìn)的片上網(wǎng)絡(luò)設(shè)計(jì)方案。

任鵬舉教授

來(lái)自Arteris中國(guó)區(qū)技術(shù)支持高級(jí)經(jīng)理馮存榮先生，曾多年從事數(shù)字IP技術(shù)支持、芯片設(shè)計(jì)及架構(gòu)等工作。他表示，片上網(wǎng)絡(luò)互連 IP可以大幅度改進(jìn)片上通信和數(shù)據(jù)流，利用 FlexNoC 物理感知 NoC IP 可以加速 SoC 創(chuàng)建。Arteris 的 FlexNoC 5 是領(lǐng)先的片上網(wǎng)絡(luò)互連 IP，被全球頂級(jí)半導(dǎo)體和系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)廣泛采用，可加速片上系統(tǒng)的開發(fā)。最新一代 FlexNoC 5 互連及其集成的物理感知技術(shù)，有助于幫助客戶縮短芯片設(shè)計(jì)周期，同時(shí)減少互連面積和功耗的特定應(yīng)用封裝。

馮存榮先生

時(shí)昕博士深耕IP&EDA以及SoC芯片行業(yè)二十余年，肩負(fù)傳智驛芯科技首席戰(zhàn)略官的重任。在他看來(lái)，多核/眾核處理器對(duì)突破摩爾定律的限制有很大幫助。集成電路工藝在摩爾定律的驅(qū)使下飛速發(fā)展，單位面積上的晶體管數(shù)量不斷增加，需要SoC集成度不斷提升，處理器核之間的互連架構(gòu)必須能夠提供具有較低延遲和高吞吐率的服務(wù)，并且具有良好的可擴(kuò)展性，片上網(wǎng)絡(luò)正成為一項(xiàng)挑戰(zhàn)。

國(guó)內(nèi)芯片設(shè)計(jì)企業(yè)通常面臨著既要縮短產(chǎn)品的上市時(shí)間，又要能夠提供足夠差異化的壓力，傳智驛芯致力于以SoC內(nèi)核心的互連網(wǎng)絡(luò)為起點(diǎn)的子系統(tǒng)IP及SoC芯片設(shè)計(jì)方案的開發(fā)，憑借領(lǐng)先的IP&EDA工具和國(guó)內(nèi)頂尖車規(guī)設(shè)計(jì)經(jīng)驗(yàn)，以及Arteris產(chǎn)品及技術(shù)的助力，幫助芯片設(shè)計(jì)客戶在市場(chǎng)競(jìng)爭(zhēng)中取得優(yōu)勢(shì)。

時(shí)昕博士

未來(lái)，隨著片上系統(tǒng)SoC的性能需求越來(lái)越高，片上互連網(wǎng)絡(luò)將勢(shì)必成為多核/眾核處理器的的關(guān)鍵技術(shù)。傳智驛芯科技將繼續(xù)與Arteris強(qiáng)強(qiáng)聯(lián)合，以NoC IP服務(wù)、子系統(tǒng)IP開發(fā)、芯片設(shè)計(jì)服務(wù)等業(yè)務(wù)扎根中國(guó)市場(chǎng)，從而加速國(guó)產(chǎn)SoC處理器芯片設(shè)計(jì)。