本文簡(jiǎn)單闡述一種編寫pcb設(shè)計(jì)規(guī)則檢查器（DRC）系統(tǒng)方法。利用電路圖生成工具得到PCB設(shè)計(jì)后，即可運(yùn)行DRC以找到任何違反PCB設(shè)計(jì)規(guī)則故障。這些操作必須在后續(xù)處理開始之前完成，而且開發(fā)電路圖生成工具開發(fā)商必須提供大多數(shù)PCB設(shè)計(jì)人員都能輕松掌握DRC工具。

編寫屬于自己PCB設(shè)計(jì)規(guī)則檢查器具有很多優(yōu)點(diǎn)，盡管PCB設(shè)計(jì)檢查器并不那么簡(jiǎn)單，但也并非高不可攀，因?yàn)槿魏问煜がF(xiàn)有編程或腳本語言PCB設(shè)計(jì)人員完全能夠PCB設(shè)計(jì)檢查器，這項(xiàng)工作好處是不可估量。

然而，市場(chǎng)銷售通用工具通常不具備足夠靈活性以滿足特定PCB設(shè)計(jì)需要。因此，客戶必須將新特性需求反映給DRC工具開發(fā)商，而這通常需要耗費(fèi)一定資金和時(shí)間，尤其當(dāng)需求不斷更新時(shí)。幸運(yùn)是，大多數(shù)工具開發(fā)商均可為客戶提供編寫屬于自己DRC以滿足特定需求便捷方法。但是，這種具有強(qiáng)大功能工具尚未得到廣泛認(rèn)同或使用。本文提供了利用DRC工具獲取最大收益實(shí)用指南。

由于DRC必須遍歷 PCB設(shè)計(jì)整個(gè)電路圖，包括每個(gè)符號(hào)、每個(gè)引腳、每個(gè)網(wǎng)路、每種屬性，如有必要還能創(chuàng)建數(shù)目不限“附屬”文件。如4.0節(jié)所述，DRC可以標(biāo)示出任何違反PCB設(shè)計(jì)規(guī)則細(xì)微偏差。例如其中一個(gè)附屬文件就可能包含PCB設(shè)計(jì)用到全部去耦電容。如果電容數(shù)低于或高于期望值，就將在可能出現(xiàn)電源線dv/dt問題地方標(biāo)注紅色記號(hào)。這些附屬文件或許必不可少，但并非任何商用DRC工具都一定能創(chuàng)建這些文件。

DRC另一優(yōu)勢(shì)是便于更新，以適應(yīng)新PCB設(shè)計(jì)特性（如那些可能影響PCB設(shè)計(jì)規(guī)則新特性）需要。而且，一旦在該領(lǐng)域獲得充分經(jīng)驗(yàn)，那么還能實(shí)現(xiàn)許多其它功能。

例如，如果能編寫屬于自己DRC，那么就能編寫屬于自己物料清單（BOM）創(chuàng)建工具，這樣就能更好地處理特定用戶需求，如如何獲取本身不屬于電路圖數(shù)據(jù)庫(kù)一部分器件“額外硬件”（如插座、散熱裝置或螺絲刀）?；蛘逷CB設(shè)計(jì)人員可以編寫屬于自己Verilog網(wǎng)表分析器，該分析器在PCB設(shè)計(jì)環(huán)境下具有充分靈活度，如怎樣獲取適用于特定器件Verilog模型或時(shí)間文件。實(shí)際上，由于DRC遍歷了整個(gè)PCB設(shè)計(jì)電路圖，因此可以收集全部有效信息以輸出PCB設(shè)計(jì)Verilog網(wǎng)表分析所需仿真和/或BOM。

在不提供任何程序代碼前提下討論這些話題實(shí)在有些牽強(qiáng)，為此，我們將以一種電路圖獲取工具為例進(jìn)行說明。本文采用了Mentor Graphics公司開發(fā)附屬于PADS-Designer產(chǎn)品線ViewDraw工具。此外，我們還采用了ViewBase工具，這是一個(gè)可被調(diào)用并對(duì)ViewDraw數(shù)據(jù)庫(kù)進(jìn)行存取操作簡(jiǎn)化C例行程序庫(kù)。利用ViewBase工具，PCB設(shè)計(jì)人員可以輕松地采用C/C 語言為ViewDraw編寫完整且高效DRC工具［2］ ［3］。需要注意是，這里討論基本原則同樣適用于任何其它PCB電路圖工具。

輸入文件

除了電路圖數(shù)據(jù)庫(kù)，DRC還需要一些可以描述特定情況處理輸入文件，如自動(dòng)連接到電源平面合法電源網(wǎng)路名稱。例如，如果電源網(wǎng)路名為POWER，那么電源平面將采用后端封裝設(shè)備（如適用于ViewDrawpcbfwd）自動(dòng)連接到電源平面。下面給出了輸入文件列表，這些文件必須放在固定全局位置，這樣DRC就能自動(dòng)找到并讀取，然后在運(yùn)行時(shí)將這些信息保存在DRC內(nèi)部。

一些符號(hào)必須具有外接電源線引腳，因?yàn)檫@些符號(hào)并不連接到常規(guī)電源線層。例如，ECL器件VCC引腳要么連接到VCC，要么連接到GROUND；其VEE引腳則可連接到GROUND或-5.0V平面。此外，電源線引腳在到達(dá)電源線層之前也可連接到濾波器。

電源線引腳通常并不外接到器件符號(hào)上，相反，該符號(hào)一個(gè)屬性（這里稱為SIGNAL）描述了哪個(gè)引腳是電源引腳或接地引腳并描述引腳應(yīng)當(dāng)連接網(wǎng)絡(luò)名稱。

SIGNAL = VCC:10

SIGNAL = GROUND:20

DRC可讀取該屬性并確保網(wǎng)路名稱保存在legal_pwr_net_name文件中，如果legal_pwr_net_name中不包含網(wǎng)路名稱，那么電源引腳將不會(huì)連接到電源平面，而這個(gè)問題確實(shí)非常嚴(yán)重。

文件legal_pwr_net_name可選，該文件包含POWER信號(hào)全部合法網(wǎng)路名稱，如VCC、V3_3P和VDD。在PCB布局/路由工具中，需要對(duì)名稱大小寫進(jìn)行區(qū)分，一般VCC并不等同于Vcc或vcc。VCC可以是5.0V電源，而V3_3P則可以是3.3V電源。

文件legal_pwr_net_name可選，因?yàn)楹蠖朔庋b設(shè)備配置文件通常必須包含一組合法電源線網(wǎng)路名稱。如果采用CadencePCB設(shè)計(jì)系統(tǒng)公司Allegro布線工具，那么pcbfwd文件名則為allegro.cfg并且具有如下入口參數(shù)：

接地：VSS CGND GND GROUND

電源：VCC VDD VEE V3_3P V2_5P 5V 12V

如果DRC可以直接讀取allegro.cfg文件，而非legal_pwr_net_name，那么將能得到更好結(jié)果（即引入誤差幾率較?。?。