CPU，一個現(xiàn)代人天天在用的元件。舉凡手機(jī)、筆電里皆有其存在。然而，每當(dāng)有新的 CPU 發(fā)布，我們關(guān)注于表象但華麗的數(shù)字，像是 Cache 的大小、CPU 的執(zhí)行時脈以及采用幾納米制程等。這一次，讓我們撇除以上這些外在事物，一探現(xiàn)代 CPU 的微架構(gòu)這個“內(nèi)在美”吧。

　　從 2007 年開始，Intel 所采取的 Tick-Tock 策略，不斷地提升個人電腦的計算速度。其中，Tick 為納米制程上的演進(jìn)，每次新產(chǎn)品發(fā)布，便是華麗的數(shù)字以及技術(shù)的炫耀。然而，在 Tock 時，卻沒有多少人關(guān)注微架構(gòu)的改善。何不從現(xiàn)在起，一同認(rèn)識 Intel 的 Skylake 微架構(gòu)。

　　在先前介紹 CPU 時，便說明 CPU 可以分成 3 個部分，分別為“控制單元”、“算數(shù)邏輯運(yùn)算單元”與“暫存器”?？刂圃罁?jù)程序的指令，控制所要執(zhí)行的功能。算術(shù)邏輯運(yùn)算單元則負(fù)責(zé)進(jìn)行各類運(yùn)算。暫存器則分成兩類，分別儲存運(yùn)算的資料，以及要接續(xù)執(zhí)行的指令。

　　現(xiàn)代的 CPU 也沒有脫離這一類的規(guī)范。當(dāng)將 Skylake 的元件分類，如下圖，也區(qū)分成 3 大類。

　　控制元件是 Front End，算術(shù)邏輯運(yùn)算單元是 OOO （Out Of Order）Execution Engine，快取內(nèi)存則有儲存資料的 L1 DCache、接續(xù)執(zhí)行指令的 L1 ICache 以及共用的 L2 Cache。那么，各個元件的有什么功能呢？就讓我們看下去。

　　各元件功能為何？

　　首先，就從名字很有趣的 OOO Execution Engine 開始介紹。OOO（Out Of Order）是指在這一個運(yùn)算單元里面，指令的運(yùn)行順序不會按照順序，盡可能地讓指令可以偷跑，讓 CPU 處于滿載狀態(tài)。為了可以更明確的知道 OOO 的優(yōu)點(diǎn)，就從簡單的小數(shù)計算例子來看吧。

　　在 in order 的 CPU 中，每一次皆只能執(zhí)行一個指令。假設(shè) CPU 在浮點(diǎn)數(shù)計算需要 5 個 CPU 循環(huán)，而且一次只能執(zhí)行一個指令。進(jìn)行這 4 個計算需要 20 個循環(huán)才能完成。那采用 OOO 技術(shù)的 CPU 呢？因?yàn)樵?OOO 的 CPU 里面，它有多個計算核心，可以預(yù)先執(zhí)行沒有相依性的資料。

　　在這個情況下，4 個計算僅需 15 個循環(huán)便得以完成，大幅的提升效能。那么在 Skylake 內(nèi)部，OOO Execution engine 究竟長什么樣子呢？它一共有 8 個執(zhí)行小單元、4 個資料存取單元，以及 4 個計算單元。

　　其中，每一個執(zhí)行單元，皆有其可執(zhí)行的指令，詳細(xì)的功能圖置于最后。

　　假的資料相依性，斷開鏈接的方法

　　在前個例子中，可以發(fā)現(xiàn)第 4 個指令其實(shí)和第 2 個指令的 x 不相干。第 4 個 x 實(shí)際上是運(yùn)算新的資料。然而，在前一個例子里，他卻需要等待第 4 個指令結(jié)束時，如果，可以將變數(shù)改名，將可以獲得更進(jìn)一步的平行。

　　因此，在 Front End 里面，有 Renamer 此一元件，負(fù)責(zé)將假的相依性剔除，以此獲得更多效能改善。然而，在 Skylake 內(nèi)部，實(shí)際上只有 2 個浮點(diǎn)數(shù)計算單元。因此，這 4 個指令總共需要 12 個循環(huán)才能結(jié)束。和最一開始的 20 個循環(huán)相比，執(zhí)行時間大幅的減少。

　　或許會有人說，這一類的功能一般的編譯器就得以完成了，何必需要新增這一類的硬件增添麻煩呢？原因在于，目前的編譯器為了讓編譯完成的程序，得以在多種 CPU 上執(zhí)行，因此，他只會用到基本的暫存器，然而，在現(xiàn)代的 Intel CPU 中，有更多的暫存器可以使用，為了避免對軟件進(jìn)行過多的更動，最后選擇于硬件端完成這一類的工作。

　　指令集的解碼器，切開硬件和指令集的關(guān)聯(lián)

　　在 Front End 里面，除了 Renamer 這一元件外，還有一個指令集的解碼器。在指令集架構(gòu)發(fā)展初期，曾經(jīng)有過 RISC 和 CISC 的爭論。也就是指令集架構(gòu)是越復(fù)雜越好，還是簡單就行。X86 架構(gòu)，做為 CISC 的領(lǐng)頭羊以及 CPU 界的巨星，不斷地證明 CISC 的優(yōu)異之處。

　　然而，在現(xiàn)今的 X86 架構(gòu)中，CPU 底層硬件運(yùn)行的指令，卻已經(jīng)采用了 RISC 的概念。CISC 的最大擁護(hù)者的易位，便代表著 RISC 在指令集的爭論中勝出。那么，究竟是如何將原本的 X86 指令轉(zhuǎn)換成硬件指令呢？溝通的橋梁，便是接下來要介紹的解碼器。

　　在 X86 架構(gòu)內(nèi)，有多種復(fù)雜的指令集會將數(shù)種功能結(jié)合在一起。以 Intel 所發(fā)布文件中的“ ADD RAX， ［ RBP+RSI ］ ”為例子，它是將兩件工作結(jié)合再一起的指令?？梢詫⑵浣庾x成 RAX = RAX + LD［ RBP+RSI ］。也就是將資料從 RBP+RSI 中取出，并和 RAX 中的數(shù)值相加。

　　可想而知，此一解碼器可以將這兩個不同的工作拆開，分成取資料的指令以及數(shù)值相加的指令。解碼后的結(jié)果，就和 RISC 的想法接近，斷開復(fù)雜指令的鎖鏈！此外，簡單的 x86 指令也會被拆開來，重新組成硬件的底層指令。解析完的硬件指令，則有 micro-op 的別稱。接下來，便會有一個 micro-op 的序列，儲存解析后的指令。實(shí)際的 Front End 簡圖如下。

　　其中，有一個 Micro-op Cache 這個需要特別注意的元件。此元件是從 Intel Sandy Bridge 才加入。如其名，他是將過去曾經(jīng)解碼過的指令存起來的暫存內(nèi)存。在 Sandy Bridge 中，此一元件最多可以儲存 256 個 x86 指令，以及其對應(yīng)的 micro-op。借由 Micro-op Cache，可以減少使用頻繁之指令的解碼，大大提升計算的效能。

　　至此，對于 Intel Skylake 的“內(nèi)在美”已經(jīng)做了充足的介紹。最后，附上完整版的 Skylake 微架構(gòu)圖。

　　（Source：Intel）