為確保雙端口系統(tǒng)具有匹配的阻抗，必須測(cè)量 ZS， Z0， 和 ZL. 多數(shù)RF系統(tǒng)工作在50 Ω環(huán)境下。 ZS 和 ZL一般受所用矢量網(wǎng)絡(luò)分析儀 (VNA)的類型限制，但可以設(shè)計(jì) Z0 使之與VNA阻抗匹配。

　　傳輸線路設(shè)計(jì)

　　傳輸線路的阻抗由線路上的電感和電容的比值設(shè)置。圖3所示為一個(gè)簡(jiǎn)單的傳輸線路模型。

?

　　圖3. 傳輸線路的集總元件模型

　　利用計(jì)算目標(biāo)頻率時(shí)的復(fù)阻抗的公式，確定獲得特定阻抗所需的 L 和 C的值。調(diào)整 L 和 C 的方式取決于傳輸線路模型的類型，最常用的模型是微帶線和共平面波導(dǎo)。模型。利用物理參數(shù)，例如從走線到地層的距離、走線寬度和PCB基板介電常數(shù)等，可以平衡電感和電容，從而提供所需的阻抗。設(shè)計(jì)傳輸線路阻抗的最簡(jiǎn)單方法是使用阻抗設(shè)計(jì)程序，此類程序有很多。

　　測(cè)量阻抗

　　設(shè)計(jì)并生產(chǎn)出傳輸線路后，必須測(cè)量其阻抗，以驗(yàn)證設(shè)計(jì)和實(shí)施無誤。一種測(cè)量阻抗的方法是使用 時(shí)域反射 TDR測(cè)量可以反映PCB走線的信號(hào)完整度。TDR沿著信號(hào)線發(fā)送一個(gè)快速脈沖，并記錄反射情況，然后利用反射信息計(jì)算距離信號(hào)源特定長度處的路徑阻抗。利用阻抗信息可以找到信號(hào)路徑中的開路或短路，或者分析特定點(diǎn)的傳輸線路阻抗。

　　TDR的工作原理是：對(duì)于一個(gè)不匹配的系統(tǒng)，在信號(hào)路徑上的不同點(diǎn)，反射會(huì)與信號(hào)源相加或相減(相長 和相消 干涉)。 如果系統(tǒng)(本例中為傳輸線路)匹配50 Ω，則信號(hào)路徑上不會(huì)發(fā)生發(fā)射，信號(hào)保持不變。然而，如果信號(hào)遇到開路，反射將與信號(hào)相加，使之加倍;如果信號(hào)遇到短路，反射將通過相減與之抵消。

　　如果信號(hào)遇到一個(gè)端接電阻，其值稍高于正確的匹配阻抗，則在TDR響應(yīng)中會(huì)看到一個(gè)凸起;若端接電阻值稍低于匹配阻抗，則在TDR響應(yīng)中會(huì)出現(xiàn)一個(gè)凹陷。對(duì)于容性或感性端接，將看到相似的響應(yīng)，因?yàn)殡娙菰诟哳l時(shí)短路，電感在高頻時(shí)開路。

　　在所有影響TDR響應(yīng)精度的因素中，最重要的一個(gè)是沿信號(hào)路徑發(fā)送的TDR脈沖的上升時(shí)間。脈沖的上升時(shí)間越快，則TDR可以分辨的特征越小。

　　根據(jù)TDR設(shè)備設(shè)定的上升時(shí)間，系統(tǒng)可以檢測(cè)的兩個(gè)不連續(xù)點(diǎn)之間的最短空間距離為：

(9)

?

　　其中：

　　lmin = 從信號(hào)源到不連續(xù)點(diǎn)的最短空間距離

　　c0 = 光在真空中的傳播速度

　　trise = 系統(tǒng)的上升時(shí)間

　　εeff = 波在其中行進(jìn)的介質(zhì)的有效介電常數(shù)

　　若是檢測(cè)相對(duì)較長的傳輸線路，20 ps到30 ps的上升時(shí)間即足夠;但若要檢測(cè)集成電路器件的阻抗，則需要比這快得多的上升時(shí)間。

　　記錄TDR阻抗測(cè)量結(jié)果有助于解決傳輸線路設(shè)計(jì)的各種問題，如錯(cuò)誤的阻抗、連接器結(jié)點(diǎn)引起的不連續(xù)以及焊接相關(guān)問題等。

　　精確記錄S參數(shù)

　　一旦完成PCB和系統(tǒng)的設(shè)計(jì)與制造，就必須在設(shè)定的功率和一系列頻率下利用VNA記錄下S參數(shù);VNA應(yīng)經(jīng)過校準(zhǔn)，確保記錄的精確性。校準(zhǔn)技術(shù)的選擇取決于多種因素，如目標(biāo)頻率范圍和待測(cè)器件(DUT)所需的 參考平面等。

　　校準(zhǔn)技術(shù)

　　圖4顯示了雙端口系統(tǒng)的完整12項(xiàng)誤差模型及其系統(tǒng)性影響和誤差源。測(cè)量頻率范圍會(huì)影響校準(zhǔn)選擇：頻率越高，則校準(zhǔn)誤差越大。隨著更多誤差項(xiàng)變得顯著，必須更換校準(zhǔn)技術(shù)以適應(yīng)高頻影響。

?

　　圖4. 完整的雙端口12項(xiàng)誤差模型

　　一種廣為采用的VNA校準(zhǔn)技術(shù)是SOLT(短路、開路、負(fù)載、透射)校準(zhǔn)，也稱為TOSM(透射、開路、短路、匹配)校準(zhǔn)。它很容易實(shí)現(xiàn)，只需要一組已知的標(biāo)準(zhǔn)元件，并在正向和反向兩種條件下進(jìn)行測(cè)量。標(biāo)準(zhǔn)元件可以隨同VNA一起購買，或者從其他制造商購買。對(duì)標(biāo)準(zhǔn)元件進(jìn)行測(cè)量后，就可以確定實(shí)測(cè)響應(yīng)與已知響應(yīng)的差異，從而計(jì)算系統(tǒng)性誤差。

　　SOLT校準(zhǔn)將VNA測(cè)量的參考平面定位于校準(zhǔn)期間所用同軸電纜的端部。SOLT校準(zhǔn)的缺點(diǎn)是：參考平面之間的任何互連，包括SMA連接器和PCB走線等，都會(huì)影響測(cè)量;隨著測(cè)量頻率提高，這些會(huì)變成更大的誤差源。SOLT校準(zhǔn)只能消除圖4中顯示的6個(gè)誤差項(xiàng)，但它能為低頻測(cè)量提供精確的結(jié)果，并具有容易實(shí)施的優(yōu)點(diǎn)。

　　另一種有用的VNA校準(zhǔn)技術(shù)是TRL(透射、反射、線路)校準(zhǔn)。該技術(shù)僅基于短傳輸線路的特征阻抗。利用兩條傳輸線路彼此相差較短長度的兩組雙端口測(cè)量結(jié)果及兩組反射測(cè)量結(jié)果，就可以確定完整的12項(xiàng)誤差模型?？梢栽贒UT的PCB上設(shè)計(jì)TRL校準(zhǔn)套件，以便利用該校準(zhǔn)技術(shù)消除傳輸線路設(shè)計(jì)和互連引起的誤差，并將測(cè)量的參考平面從同軸電纜移動(dòng)到DUT引腳。

　　以上兩種校準(zhǔn)技術(shù)各有長處，但TRL可以消除更多誤差源，因而能夠?yàn)楦哳l測(cè)量提供更高的精度。然而，TRL需要精確的傳輸線路設(shè)計(jì)和目標(biāo)頻率下的精確TRL標(biāo)準(zhǔn)元件，因此更難以實(shí)施。SOLT的實(shí)施則相對(duì)簡(jiǎn)單，因?yàn)榇蠖鄶?shù)VNA都帶有可以在寬頻率范圍內(nèi)使用的SOLT標(biāo)準(zhǔn)套件。

　　PCB設(shè)計(jì)和實(shí)現(xiàn)

　　為了正確校準(zhǔn)VNA，適當(dāng)?shù)腜CB設(shè)計(jì)至關(guān)重要。TRL等技術(shù)可以補(bǔ)償PCB設(shè)計(jì)的誤差，但無法完全消除誤差。例如，設(shè)計(jì)采用TRL校準(zhǔn)的PCB時(shí)，S21(如RF繼電器的插入損耗等)的值必須很低，為了精確測(cè)量S參數(shù)，需要考慮透射標(biāo)準(zhǔn)的回?fù)p(S11， S22)回?fù)p是指阻抗不匹配導(dǎo)致反射回信號(hào)源的輸入功率。無論P(yáng)CB走線的設(shè)計(jì)多么好，總是存在一定程度的不匹配。大多數(shù)PCB制造商只能保證?5%的阻抗匹配精度，甚至達(dá)到這一精度也是勉為其難。這種回?fù)p會(huì)導(dǎo)致VNA指示的插入損耗大于實(shí)際存在的插入損耗，因?yàn)閂NA“認(rèn)為”它向DUT發(fā)送了比實(shí)際發(fā)送量更大的功率。

　　隨著要求的插入損耗水平的降低，將有必要減少透射標(biāo)準(zhǔn)貢獻(xiàn)給校準(zhǔn)的回?fù)p量。而測(cè)量頻率越高，就越難以做到這一點(diǎn)。

　　要減少TRL設(shè)計(jì)的校準(zhǔn)標(biāo)準(zhǔn)的回?fù)p，有幾點(diǎn)需要特別注意。首先，傳輸線路設(shè)計(jì)非常重要，需要與PCB制造商密切協(xié)調(diào)，確保使用正確的設(shè)計(jì)、材料和工藝來實(shí)現(xiàn)所需的阻抗與頻率曲線。連接器件的選擇至關(guān)重要，必須能夠在相關(guān)范圍內(nèi)滿意地工作。選定連接器件后，還有必要確保連接器與PCB之間的結(jié)點(diǎn)設(shè)計(jì)良好，如若不然，它可能會(huì)破壞同軸電纜與PCB傳輸線路之間所需的50 Ω阻抗，導(dǎo)致系統(tǒng)回?fù)p增大。許多連接器制造商都會(huì)提供高頻連接器的正確布局布線圖紙，以及預(yù)設(shè)計(jì)的傳輸線路設(shè)計(jì)和PCB堆疊。找到一家能按此設(shè)計(jì)生產(chǎn)的PCB制造商可以大大簡(jiǎn)化PCB設(shè)計(jì)工作。

　　其次需要考慮PCB的裝配連接器與PCB傳輸線路之間的結(jié)點(diǎn)至關(guān)重要，因此連接器的焊接會(huì)對(duì)過渡產(chǎn)生重大影響。連接不良或未對(duì)齊的連接器會(huì)破壞電感和電容之間的微妙平衡，從而影響結(jié)點(diǎn)的阻抗。圖5是一個(gè)焊接不良的連接器結(jié)點(diǎn)示例。

?

　　圖5. 連接不良的SMA

　　如果設(shè)計(jì)程序沒有考慮阻焊膜涂層的介電常數(shù)，則它也可能會(huì)對(duì)傳輸線路的阻抗產(chǎn)生不利影響。在低頻PCB中，這不是一個(gè)大問題，但隨著頻率提高，阻焊膜可能會(huì)帶來麻煩。

　　為了確保透射走線的回?fù)p是可接受的，有必要利用VNA測(cè)量回?fù)p。因?yàn)橄到y(tǒng)的參考平面是從連接器到連接器，所以SOLT校準(zhǔn)應(yīng)當(dāng)足以測(cè)量透射走線。一旦確定透射走線的回?fù)p性能，就可以通過在走線上執(zhí)行TDR來監(jiān)視缺陷。TDR會(huì)顯示系統(tǒng)與目標(biāo)阻抗偏差最大的區(qū)域。

　　在TDR曲線上，應(yīng)當(dāng)可以標(biāo)出系統(tǒng)中對(duì)偏差貢獻(xiàn)最大的具體部分。圖6所示為一條傳輸線路走線及其對(duì)應(yīng)的TDR曲線?？梢栽赥DR曲線上定位某些部分的阻抗，從而明白哪些部分造成了最大的回?fù)p。從圖中可以看出，SMA與傳輸線路之間的結(jié)點(diǎn)偏離50 Ω，并且傳輸線路本身的阻抗也不是很接近50 Ω。為了改善該P(yáng)CB的性能，需要采取上面所說的一些措施。

?

　　圖6. PCB與TDR曲線