chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

電子發(fā)燒友App

硬聲App

掃碼添加小助手

加入工程師交流群

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>EDA/IC設(shè)計>EDA實驗之在FPGA上設(shè)計一個DDS模塊

EDA實驗之在FPGA上設(shè)計一個DDS模塊

收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關(guān)推薦
熱點推薦

基于FPGADDS的信號源設(shè)計

基于FPGADDS的信號源設(shè)計  1 引言   直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的種新的頻率合成技
2010-02-21 09:15:212106

CCIX架構(gòu)在FPGA的使用及評估

FPGA ,已經(jīng)開發(fā)了 Bluespec 模塊來處理來自NDP-update 模塊的鎖定請求。該模塊在提供的虛擬地址創(chuàng)建哈希表組織的鎖表。
2023-06-29 09:56:031531

DDS模塊

本帖最后由 dianzifasaoyou 于 2013-1-28 15:56 編輯 高速DDS(AD9854)擴(kuò)展模塊板,主要由片2路模擬輸出的AD9854ASQ(最高時鐘頻率可達(dá)
2013-01-27 19:07:26

DDS的工作原理是什么?如何去設(shè)計DDS

DDS的工作原理是什么?基于DSP Builder和DDS設(shè)計基于FPGADDS設(shè)計
2021-05-06 06:27:03

DDS芯片選型,請問DDS專用芯片與基于FPGADDS的區(qū)別是什么?

DDS專用芯片與基于FPGADDS的區(qū)別什么地方,優(yōu)勢在哪?關(guān)于DDS選型,DAC的位數(shù)影響DDS的什么性能,怎么選擇合適DAC位數(shù)?AD995X系列與AD991x系列那個相噪性能雜散好?輸出約20MHz的時鐘,希望能推薦款相噪和雜散性能好的芯片。
2018-08-06 09:13:36

EDA工具

實戰(zhàn)》、全套培訓(xùn)視頻、全套開發(fā)案例,即使是0基礎(chǔ),也可以通過自學(xué)完成從0到1的快速蛻變。3. 教育版:(價格請咨詢銷售或者代理)滿足《數(shù)字電路》、《EDA》、《可編程邏輯器件-FPGA》、《片系統(tǒng)
2022-02-10 17:37:59

EDA技術(shù)與FPGA設(shè)計應(yīng)用

Synthesis)三層次,將設(shè)計內(nèi)容逐步細(xì)化,最后完成整體設(shè)計,這是種全新的設(shè)計思想與設(shè)計理念。2.FPGA原理  今天,數(shù)字電子系統(tǒng)的設(shè)計方法及設(shè)計手段都發(fā)生了根本性變化,正由分立數(shù)字電路
2008-06-26 16:16:11

EDA技術(shù)與FPGA設(shè)計應(yīng)用

廣泛應(yīng)用在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中。eda技術(shù)與fpga原理1.eda技術(shù)特征---eda是電子設(shè)計領(lǐng)域的場革命,它源于計算機(jī)輔助設(shè)計(cad,computer aided design)、計算機(jī)輔助制造
2013-09-02 15:19:20

EDA技術(shù)與FPGA設(shè)計應(yīng)用 (圖)

廣泛應(yīng)用在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中。EDA技術(shù)與FPGA原理1.EDA技術(shù)特征---EDA是電子設(shè)計領(lǐng)域的場革命,它源于計算機(jī)輔助設(shè)計(CAD,Computer Aided Design)、計算機(jī)輔助制造
2008-06-27 10:26:34

EDA技術(shù)與FPGA設(shè)計應(yīng)用的詳細(xì)闡述

摘 要:EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心,它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展,FPGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-18 07:33:04

EDA技術(shù)與FPGA設(shè)計應(yīng)用的詳細(xì)闡述

摘 要:EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心,它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展,FPGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-27 08:01:28

EDA的概念

請問什么是EDA?那么FPGAEDA種,為什么要有EDA這么總的概念?
2014-07-09 18:13:42

FPGA EDA實驗指導(dǎo)書

[table][tr][td] EDA實驗指導(dǎo)書 目錄 實驗LED實驗(驗證性實驗實驗二LED點陣實驗(綜合性實驗)3.實驗三LCD顯示實驗(設(shè)計性實驗實驗: LED實驗 、實驗目的
2018-07-03 01:33:44

FPGA EDA實驗指導(dǎo)書

[table][tr][td] EDA實驗指導(dǎo)書 目錄 實驗LED實驗(驗證性實驗實驗二LED點陣實驗(綜合性實驗)3.實驗三LCD顯示實驗(設(shè)計性實驗實驗: LED實驗 、實驗目的
2018-07-09 08:07:34

FPGA如何制作DDS頻率合成器(

【1】DDS簡介DAC假設(shè)你的FPGA開發(fā)板有快速的DAC(數(shù)模轉(zhuǎn)換器)模擬輸出。以下是100MHz下運(yùn)轉(zhuǎn)的10位DAC與FPGA相連。在100MHz下,FPGA每隔10ns就會給DAC發(fā)送
2019-08-02 11:31:48

FPGA如何制作DDS頻率合成器(二)

/u/97edd21e883.【相位累加器】相位累加器DDS的第二招就是相位累加器。它能讓來自DDS輸出的信號頻率變得非常靈活。我們用以下的例子來查看其原理,先以簡單的代碼開始。[code]reg [10:0] cnt;// 11位計數(shù)器always @(posedge clk) cnt
2019-08-02 16:09:06

FPGA控制DDS輸出調(diào)頻信號時,頻譜儀只出來下限值,沒有調(diào)頻

FPGA控制AD9910產(chǎn)生調(diào)頻信號,用Quartus II軟件編程下載,JATG模式,程序很簡單,只是采用DRG模式輸出調(diào)頻信號,但是我的輸出結(jié)果只有下限值(正斜率調(diào)頻,負(fù)斜率調(diào)頻時只
2018-11-30 15:15:10

eda 2 實驗

eda 2 9實驗用VHDL語言
2013-06-18 22:40:54

fpga控制dds輸出頻率和幅度設(shè)計生成10mif文件

作為fpga小白,在做fpga控制dds輸出頻率和幅度的設(shè)計,在大神指導(dǎo)下完成了mif文件的生成,但是生成的是10mif文件,同學(xué)告訴我應(yīng)該下步在fpga中寫片選,想問問應(yīng)該怎么寫?寫在哪?
2019-02-20 23:59:50

JY-E801型EDA實驗開發(fā)系統(tǒng)

; (20)RS232接口; (21)VGA接口;。 (22)PS/2(鍵盤、鼠標(biāo))接口三、JY-E801型EDA實驗開發(fā)系統(tǒng)實驗項目()基本實驗:(1)七人表決器; (2)四位加法器; (3
2010-07-02 15:27:37

JY-E801型EDA實驗開發(fā)系統(tǒng)

; (20)RS232接口; (21)VGA接口;。 (22)PS/2(鍵盤、鼠標(biāo))接口三、JY-E801型EDA實驗開發(fā)系統(tǒng)實驗項目()基本實驗:(1)七人表決器; (2)四位加法器; (3
2010-07-02 15:35:34

PCB、FPGAEDA之間有什么關(guān)系嗎?如何理解它們?

FPGA種可編程器件,用硬件描述語言進(jìn)行編程使之擁有你所需要的功能,基本就是EDA了吧。我這個打個比方,比如FPGA張白紙,通過EDA,在白紙上寫一個字,那么這個FPGA就只有顯示
2018-08-15 11:35:09

Robei EDA下載

實戰(zhàn)》、全套培訓(xùn)視頻、全套開發(fā)案例,即使是0基礎(chǔ),也可以通過自學(xué)完成從0到1的快速蛻變。3. 教育版:(價格請咨詢銷售或者代理)滿足《數(shù)字電路》、《EDA》、《可編程邏輯器件-FPGA》、《片系統(tǒng)
2022-02-12 16:19:37

EDA原理及應(yīng)用》(何賓教授)實驗課件

本資料是《EDA原理及應(yīng)用》書的配套實驗課件,共有18實驗。大家可以參考著自己做。http://www.brongaenegriffin.com/soft/5/2012/20120918289202.html
2014-11-05 14:02:14

FPGA參賽作品】基于FPGA的簡易DDS信號源設(shè)計

基于FPGA的簡易DDS信號源設(shè)計設(shè)計方案背景信號發(fā)生器又稱信號源或振蕩器,在生產(chǎn)實踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形,如三角波、鋸齒波、矩形波(含方波)、正弦波的電路被稱為函數(shù)信號
2012-05-12 23:01:54

【小梅哥FPGA】帶上位機(jī)的高速雙通道DDS信號發(fā)生器

現(xiàn)學(xué)現(xiàn)賣,做了簡易上位機(jī),能夠以圖形界面的方式接受用戶的頻率、相位、幅度設(shè)置參數(shù)并組成指令發(fā)送,簡化了板級驗證的過程。本實驗基于《FPGA自學(xué)筆記——設(shè)計與驗證》書中雙通道DDS信號發(fā)生器章節(jié)的源碼
2018-06-01 09:57:34

【小梅哥FPGA進(jìn)階教程】第十一章 四通道幅頻相可調(diào)DDS信號發(fā)生器

DDS模塊即設(shè)計完成,這里可以自行修改Pword的值進(jìn)行觀察波形相位是否發(fā)生相應(yīng)變化。數(shù)模轉(zhuǎn)換器(DAC)控制模塊設(shè)計這里采用DAC芯片為芯航線AD/DA模塊的TLC5620。其中TLC5620
2017-02-21 09:54:10

什么是DDSDDS的工作原理是什么

什么是DDS?DDS的工作原理是什么?怎么做出DDS模塊呢?
2022-01-26 06:31:21

初識世界最小的FPGA仿真工具-Robei

` 本帖最后由 fpgachuxue 于 2015-5-20 10:32 編輯 關(guān)注Robei微信公眾號,查看免費獲得價值萬元注冊碼的方法。Robei FPGA仿真軟件是款世界最小的國產(chǎn)
2015-04-02 11:26:26

基于DDS原理和FPGA技術(shù)的基本信號發(fā)生器設(shè)計

信息顯示在LCD液晶顯示屏。各硬件模塊之間的協(xié)調(diào)工作通過嵌入式軟核處理器NiosⅡ用編程實現(xiàn)控制。本設(shè)計所搭建的LCD12864控制器是通過編程實現(xiàn)的IP核。關(guān)鍵詞:DDS;FPGA技術(shù);順序存儲;NiosⅡ;IP核
2019-06-21 07:10:53

基于EDA技術(shù)的FPGA該怎么設(shè)計?

對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展的大規(guī)??删幊虒S眉呻娐罚ˋSIC
2019-09-03 06:17:15

基于EDA技術(shù)的FPGA該怎么設(shè)計?

設(shè)計?,F(xiàn)場可編程門陣列FPGA作為集成度和復(fù)雜程度最高的可編程ASIC。是ASIC的種新型門類,它建立在創(chuàng)新的發(fā)明構(gòu)思和先進(jìn)的EDA技術(shù)之上。
2019-10-08 08:02:17

基于FPGADDS 調(diào)頻信號的研究與實現(xiàn)

基于FPGADDS 調(diào)頻信號的研究與實現(xiàn)
2012-08-17 11:41:11

基于FPGA和高速DAC的DDS設(shè)計與頻率調(diào)制

FPGA數(shù)字信號處理——基于FPGA和高速DAC的DDS設(shè)計與頻率調(diào)制()——X現(xiàn)如今,隨著高速模數(shù)-數(shù)模轉(zhuǎn)換技術(shù)和FPGA的發(fā)展。FPGA的高速性、并行性、高數(shù)據(jù)吞吐量與高速數(shù)模-模數(shù)轉(zhuǎn)換技術(shù)
2021-07-23 08:06:59

基于FPGADDS信號發(fā)生器

基于FPGADDS信號發(fā)生器設(shè)計,最好有DA模塊和相位累加器模塊的代碼。
2019-03-18 22:09:03

基于FPGADDS怎么控制幅值?

本帖最后由 kandy286 于 2013-11-8 00:33 編輯 剛學(xué)FPGA,用FPGA+DAC設(shè)計的DDS,已實現(xiàn)調(diào)頻,調(diào)相功能??墒钦{(diào)幅該怎么控制呢?有種方案是改變DAC的參考電壓
2013-11-08 00:32:04

基于FPGADDS頻率合成器設(shè)計視頻教程與源碼下載

FPGA dds的全套設(shè)計資料分享給51hei的朋友們,有需要可以下載學(xué)習(xí)。 下面是DDS頻率合成器視頻教程內(nèi)容截圖(代碼講解): 部分源程序如下: `timescale 1ns / 1ps
2018-07-03 06:06:17

如何利用FPGA設(shè)計DDS信號發(fā)生器?

DDS的工作原理和基本結(jié)構(gòu)基于FPGADDS信號發(fā)生器的設(shè)計如何建立頂層模塊?
2021-04-09 06:46:42

如何利用FPGA設(shè)計DDS電路?

ACEX 1K具有什么特點DDS電路工作原理是什么如何利用FPGA設(shè)計DDS電路?
2021-04-30 06:49:37

怎么利用FPGA設(shè)計基于DDS的信號發(fā)生器?

本文在討論DDS的基礎(chǔ),介紹利用FPGA設(shè)計的基于DDS的信號發(fā)生器。
2021-05-06 09:54:10

怎么實現(xiàn)基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計?

介紹了DDS的發(fā)展歷史及其兩種實現(xiàn)方法的特點,論述了DDS的基本原理,并提出種基于FPGADDS信號發(fā)生器的設(shè)計方法,使DDS信號發(fā)生器具有調(diào)頻、調(diào)相的功能,最后對其性能進(jìn)行了分析。實驗表明該系統(tǒng)具有設(shè)計合理、可靠性高、結(jié)構(gòu)簡單等特點,具有很好的實用價值。
2021-05-11 06:58:58

想要產(chǎn)生BPSK的調(diào)制信號,載波900MHz,基帶用FPGA產(chǎn)生,建議用什么DDS芯片呢?

想要產(chǎn)生BPSK的調(diào)制信號,載波900MHz,基帶用FPGA產(chǎn)生,建議用什么DDS芯片呢?有沒有好的推薦電路呢?
2018-11-09 09:15:35

推薦世界最小的國產(chǎn)EDA軟件

設(shè)計好的模型,可以直接拖拽到項目中的模塊重用。屬性編輯器將所有元件的屬性詳細(xì)直觀的列出來,用戶可以方便的進(jìn)行編輯。 配合著仿真,我們提供了簡單直觀的波形分析工具,可以讓用戶利用波形來分析硬件
2011-08-27 05:51:27

種基于MCU+FPGADDS設(shè)計方案

怎樣去設(shè)計種基于MCU+FPGADDS呢?
2022-01-26 06:30:43

那個,想問下dds信號發(fā)生器怎么連到音頻功放模塊

`功放和dds信號發(fā)生器還有就是能不能請教下音頻功放怎么連到揚(yáng)聲器我其實是想模仿做一個聲波和水的實驗,也不知道思路對不對http://v.ku6.com/show/SmN6-9d71WLqUcRoSfzzAA...html`
2013-08-05 22:55:16

EDA實驗教材

EDA實驗教材
2006-05-26 00:06:280

革新科技EDA/SOPC創(chuàng)新電子教學(xué)實驗平臺(B-ICE-EDA/SOPC)

北京革新創(chuàng)展科技有限公司研制的B-ICE-EDA/SOPC FPGA平臺集多功能于體,充分滿足EDA、SOPC、ARM、DSP、單片機(jī)相互結(jié)合的實驗教學(xué),是電子系統(tǒng)設(shè)計創(chuàng)新實驗室、嵌入式系統(tǒng)實驗
2022-03-09 11:18:52

基于FPGADDS調(diào)頻信號的研究與實現(xiàn)

本文從DDS 基本原理出發(fā),利用FPGA 來實現(xiàn)DDS 調(diào)頻信號的產(chǎn)生,重點介紹了其原理和電路設(shè)計,并給出了FPGA 設(shè)計的仿真和實驗,實驗結(jié)果表明該設(shè)計是行之有效的。直接數(shù)字頻率
2009-06-26 17:29:0972

EDA Tools in FPGA

EDA Tools in FPGA用于開發(fā)FPGAEDA工具:隨著集成電路和計算機(jī)技術(shù)的發(fā)展,越來越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的技瑯人員?,F(xiàn)在無論是軟件的開發(fā)
2009-12-05 16:10:240

EDA 教學(xué)實驗箱的設(shè)計

EDA 教學(xué)實驗箱的設(shè)計根據(jù)可編程器件的特征和“多任務(wù)電路結(jié)構(gòu)重配置”的原理設(shè)計了EDA 教學(xué)實驗箱. 該EDA 教學(xué)實驗箱以MAXPLU SÊ 為軟件平臺, 以可編程邏輯器件
2009-12-05 16:21:040

多功能EDA仿真/教學(xué)實驗系統(tǒng)

多功能EDA仿真/教學(xué)實驗系統(tǒng)產(chǎn)品簡介北京普立華電子科技有限公司研發(fā)部提供核心模塊-單片機(jī)系統(tǒng)核心模塊-CPLD核心模塊FPGA顯示區(qū)模塊A/D D/A模
2009-12-07 14:09:290

基于FPGADDS信號源設(shè)計與實現(xiàn)

基于FPGADDS信號源設(shè)計與實現(xiàn) 利用DDSFPGA 技術(shù)設(shè)計種信號發(fā)生器.介紹了該信號發(fā)生器的工作原理、 設(shè)計思路及實現(xiàn)方法.在 FPGA 器件實現(xiàn)了基于 DDS
2010-02-11 08:48:05228

EDA實驗

EDA實驗箱:KH-310使用和實驗手冊,LCD液晶使用說明。
2010-06-19 23:48:2344

EDA(CPLD/FPGA)技術(shù)概述

EDA(CPLD/FPGA)技術(shù)概述 主要術(shù)語摘要:* EDA(電子設(shè)計自動化):Electronic Design Automation* ISP(在系統(tǒng)可編程):In System Programmabl
2008-09-24 10:10:343256

基于多種EDA工具的FPGA設(shè)計

基于多種EDA工具的FPGA設(shè)計 介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實
2009-05-14 18:38:381036

多種EDA工具的FPGA協(xié)同設(shè)計

摘 要:在FPGA開發(fā)的各個階段,市場為我們提供了很多優(yōu)秀的EDA工具。面對眼花繚亂的EDA工具,如何充分利用各種工具的特點,并規(guī)劃好各種工具的協(xié)同使用,對FPGA
2009-06-20 10:51:14906

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)  直接數(shù)字合成器,是采用數(shù)字技術(shù)的種新型頻率合成技術(shù),他通過控制頻率、相位增量的步長,產(chǎn)生各種不同頻率的信號。他具
2010-01-14 09:43:551753

多種EDA工具的FPGA設(shè)計方案

多種EDA工具的FPGA設(shè)計方案 概述:介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配
2010-05-25 17:56:59895

基于FPGADDS勵磁恒流源設(shè)計

文中提出種基于FPGADDS信號發(fā)生器。信號發(fā)生電路采用直接數(shù)字頻率合成技術(shù),即DDS(Direct Digital Frequency Synth-esis)。它是以全數(shù)字技術(shù),從相位概念出發(fā),直接合成所需波形的種新的
2011-07-16 10:24:222342

DDS的優(yōu)化設(shè)計

,本文將在對DDS的基本原理進(jìn)行深入理解的基礎(chǔ),采用多級流水線控制技術(shù)對DDS的VHDL語言實現(xiàn)進(jìn)行優(yōu)化,把該設(shè)計適配到Xilinx公司的最新90nm工藝的Spartan3E系列的FPGA中。
2011-08-22 13:50:582711

基于FPGA和虛擬儀器的DDS信號發(fā)生器設(shè)計

將虛擬儀器技術(shù)同FPGA技術(shù)結(jié)合,設(shè)計了頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ),分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功
2012-08-13 17:24:2793

EDA原理及應(yīng)用》(何賓教授)實驗課件

本資料是 《EDA原理及應(yīng)用》 書的配套實驗課件,共有18實驗。大家可以參考著自己做!當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群(263281510)討論討論...
2012-09-18 11:46:02521

基于FPGADDS雜散分析及抑制方法

首先介紹了采用直接數(shù)字頻率合成(DDS)技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法,然后結(jié)合DDS的原理分析了采用DDS方法實現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點
2012-11-26 16:23:3249

EDA技術(shù)實用教程》實驗選編

EDA技術(shù)實用教程》包含五基本課程實驗
2015-11-05 18:13:250

Delphi教程之在IE工具欄增加按鈕圖標(biāo)

Delphi教程之在IE工具欄增加按鈕圖標(biāo),很好的Delphi資料,快來下載吧。
2016-04-11 16:09:414

EDA實驗指導(dǎo)書(2015)

EDA實驗指導(dǎo)書(2015)。
2016-04-20 09:31:530

基于FPGADDS設(shè)計

利用現(xiàn)場可編程門陣列(FPGA)設(shè)計并實現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS 的結(jié)構(gòu)和原理,給出系統(tǒng)設(shè)計方法,并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS 具有高穩(wěn)定度,高分辨率和高轉(zhuǎn)換速度,同時利用Altera 公司FPGA 內(nèi)的Nios 軟核設(shè)置和顯示輸出頻率,方便且集成度高。
2016-04-01 16:14:1928

EDA實驗4-10進(jìn)制計數(shù)器

關(guān)于FPGA的資料,包括很多有用的東西,在EDA實驗4-10進(jìn)制計數(shù)器。
2016-05-05 15:43:181

基于FPGADDS信號源研究與設(shè)計_南楠

基于FPGADDS信號源研究與設(shè)計_南楠.pdf 關(guān)于干擾的,不知道。
2016-05-16 17:15:254

華清遠(yuǎn)見FPGA代碼-在Xilinx的FPGA開發(fā)板運(yùn)行第一個

華清遠(yuǎn)見FPGA代碼-在Xilinx的FPGA開發(fā)板運(yùn)行第一個FPGA程序
2016-10-27 18:07:5423

華清遠(yuǎn)見FPGA代碼-在Altera的FPGA開發(fā)板運(yùn)行第一個

華清遠(yuǎn)見FPGA代碼-在Altera的FPGA開發(fā)板運(yùn)行第一個FPGA程序
2016-10-27 18:07:5416

基于FPGAEDA綜合實驗系統(tǒng)設(shè)計趙剛

基于FPGAEDA綜合實驗系統(tǒng)設(shè)計_趙剛
2017-03-19 11:38:262

基于FPGA的三相正弦DDS電路的設(shè)計與實現(xiàn)

頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集 成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點。本文根據(jù)實際需要,設(shè)計出符合特定需要的三相正弦DDS電路,通過實驗證明,利用FPGA合成DDS較好的解決方法,具有良好的實用性和靈活性。
2017-11-23 11:28:452297

基于FPGADDS信號發(fā)生器設(shè)計方案解析

將虛擬儀器技術(shù)同FPGA技術(shù)結(jié)合,設(shè)計了頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ),分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu),以及實現(xiàn)DDS
2017-12-04 11:40:0933

EDA實驗教材免費分享

本資料為EDA實驗教材。
2017-12-04 16:26:580

FPGA如何求32輸入的最大值和次大值:分治

FPGA實現(xiàn)模塊,求32輸入中的最大值和次大值,32輸入由時鐘周期給出。
2018-06-28 09:18:008972

STM32的AD9854 DDS模塊調(diào)試總結(jié)

本文首先介紹了DDS的基本原理和特點,其次介紹了DDS芯片AD9854的概念,最后詳細(xì)介紹了STM32的AD9854 DDS模塊調(diào)試經(jīng)驗總結(jié)。
2018-05-16 16:43:1320058

FPGA實現(xiàn)多路正弦波信號發(fā)生器芯片的設(shè)計

本設(shè)計采用OR1200處理器作為主控制器,通過Wishbone總線將3DDS模塊、UART控制器模塊、片內(nèi)RAM模塊連接到系統(tǒng)中,構(gòu)建出硬件平臺;然后對OR1200進(jìn)行軟件編程,使UART
2018-12-30 09:03:0010026

EDA電子設(shè)計自動化的10實驗指導(dǎo)資料免費下載

本文檔的主要內(nèi)容詳細(xì)介紹的是EDA電子設(shè)計自動化的10實驗指導(dǎo)資料免費下載主要內(nèi)容包括了:實驗 QUARTUS Ⅱ的設(shè)計流程,實驗位二進(jìn)制全加器的文本設(shè)計,實驗三 用原理圖輸入法設(shè)計8位
2018-12-20 08:00:0022

基于FPGA芯片為核心實現(xiàn)通用實驗系統(tǒng)的軟硬件設(shè)計

隨著FPGA技術(shù)的不斷發(fā)展和EDA工具軟件的完善,在FPGA芯片實現(xiàn)的各種復(fù)雜算法和構(gòu)建SOPC系統(tǒng)成為研究的熱點。在很多科研和教學(xué)開展的實驗中,都需要為大規(guī)模FPGA芯片提供高速的計算機(jī)接口以及
2020-08-06 17:46:261534

使用VHDL語言和FPGA設(shè)計多功能數(shù)字鐘的論文免費下載

本設(shè)計采用EDA技術(shù),以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設(shè)計文件,在QUARTUSII工具軟件環(huán)境下, 采用自頂向下的設(shè)計方法, 由各個基本模塊共同構(gòu)建了基于FPGA的數(shù)字鐘。
2020-08-28 09:36:0030

DDSFPGA實現(xiàn)電路原理圖免費下載

本文檔的主要內(nèi)容詳細(xì)介紹的是DDSFPGA實現(xiàn)電路原理圖免費下載。
2020-10-22 12:07:1729

如何使用FPGA實現(xiàn)DDS數(shù)字移相信號發(fā)生器的原理

本文討論了基于FPGA芯片的直接數(shù)字頻率合成器(DDS)的設(shè)計方法。因為DDS 的實現(xiàn)依賴于高速、高性能的數(shù)字器件,使用現(xiàn)場可編程器件FPGA,利用其高速、高性能及可重構(gòu)性的特性,就能根據(jù)需要方便地實現(xiàn)各種不同頻率的信號輸出。
2021-03-02 17:11:3236

基于FPGA和DAC設(shè)計的dds發(fā)生器

基于FPGA和DAC設(shè)計的dds發(fā)生器(普德新星電源技術(shù)有限公司的LoGo)-該文檔為基于FPGA和DAC設(shè)計的dds發(fā)生器總結(jié)文檔,是份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
2021-09-16 12:09:1042

基于STM32+FPGADDS實現(xiàn)

DDS基于FPGA的DDSSPI系統(tǒng)結(jié)構(gòu)功能實現(xiàn):在SPI接口下掛接上DDS模塊,通過單片機(jī)向FPGA發(fā)送頻率字實現(xiàn)任意頻率正弦波的波形,并通過DAC模塊輸出單片機(jī)部分通過按鍵輸入待產(chǎn)生的信號頻率
2021-12-01 17:36:1710

EDA云的需求與挑戰(zhàn)

電子發(fā)燒友網(wǎng)報道(文/周凱揚(yáng))伴隨著云時代的到來,半導(dǎo)體產(chǎn)業(yè)已經(jīng)通過各種服務(wù)器硬件在云端掀起了革命,而如今云技術(shù)也開始反哺半導(dǎo)體的設(shè)計產(chǎn)業(yè),在諸多第三方IP興起等因素的驅(qū)動下,EDA云成了
2022-07-07 08:15:003967

FPGA可以用來對FPGA EDA進(jìn)行加速設(shè)計

這本書研究了加速EDA算法的硬件平臺,如ASIC,FPGA和GPU。覆蓋范圍包括討論在何種條件下使用平臺優(yōu)于另一個平臺,例如,當(dāng)EDA問題具有高度的數(shù)據(jù)并行性時,GPU通常是首選平臺,而當(dāng)問題具有更多的控制因素時,FPGA可能是首選的。
2022-09-02 11:51:151081

FPGA常用運(yùn)算模塊-DDS信號發(fā)生器

本文是本系列的第六篇,本文主要介紹FPGA常用運(yùn)算模塊-DDS信號發(fā)生器,xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-24 10:37:187398

PyTorch教程5.7之在Kaggle預(yù)測房價

電子發(fā)燒友網(wǎng)站提供《PyTorch教程5.7之在Kaggle預(yù)測房價.pdf》資料免費下載
2023-06-05 15:20:221

已全部加載完成