當(dāng)前中國在EDA領(lǐng)域面臨嚴(yán)峻的國際形勢，雖然模擬芯片工具上取得了進(jìn)展，但在數(shù)字仿真、驗(yàn)證等多個(gè)環(huán)節(jié)存在短板。芯華章董事長王禮賓表示，拋去技術(shù)包袱，芯華章將以后發(fā)優(yōu)勢突破現(xiàn)有技術(shù)圍城，希望能在短時(shí)間內(nèi)專注于自身領(lǐng)域的突破并形成合力，為中國芯片產(chǎn)業(yè)鏈補(bǔ)齊EDA短板。

　　2017年美國DARPA推出了電子復(fù)興計(jì)劃（Electronics Resurgence Initiative，ERI），其中電子設(shè)備智能設(shè)計(jì)計(jì)劃和高端開源硬件計(jì)劃與EDA的發(fā)展息息相關(guān)，其目的是應(yīng)對先進(jìn)系統(tǒng)級芯片、系統(tǒng)級封裝和PCB的設(shè)計(jì)所需成本和時(shí)間的急劇增加。這兩個(gè)計(jì)劃的核心在于將人工智能技術(shù)和大數(shù)據(jù)更好的應(yīng)用于EDA產(chǎn)品中，從而極大程度降低集成電路設(shè)計(jì)的難度，大幅增加研發(fā)的效率。這很好的指明了EDA技術(shù)未來的發(fā)展方向。

　　探索科技（TechSugar）EDA專題本期邀請芯華章科技創(chuàng)始人、董事長兼CEO王禮賓，探討當(dāng)下EDA領(lǐng)域所面臨的挑戰(zhàn)與機(jī)遇，分析國內(nèi)外形勢下的EDA發(fā)展路徑。

　　拋去技術(shù)包袱 國產(chǎn)EDA后發(fā)突破現(xiàn)有技術(shù)圍城

　　隨著SoC集成的設(shè)計(jì)復(fù)雜程度日益提高，EDA驗(yàn)證需要探索的空間和范圍呈現(xiàn)指數(shù)級的增長，驗(yàn)證所需要時(shí)間亦越來越長。驗(yàn)證工具已然必不可缺，驗(yàn)證越充分，芯片的成功率便越高。傳統(tǒng)國際EDA公司多運(yùn)用老牌工具，底層的架構(gòu)沒有改變，算法、新功能的疊加，造成很大的冗余。

　　王禮賓表示，芯華章對比傳統(tǒng)國際EDA公司的一大優(yōu)勢在于我國AI、云計(jì)算和大數(shù)據(jù)優(yōu)勢技術(shù)給予的技術(shù)高起點(diǎn)。芯華章作為新秀的技術(shù)包袱較少，必將融合新架構(gòu)和新算法于新一代EDA產(chǎn)品中，決心以快速做出來精巧、高性能的軟件。

　　當(dāng)前，驗(yàn)證工具亟待解決的問題是需要提高速度、準(zhǔn)確率，做到完備、易調(diào)試地完成日益復(fù)雜的驗(yàn)證，讓開發(fā)者有信心簽核（Signoff）設(shè)計(jì)交付給晶圓廠進(jìn)行流片。

　　芯華章研發(fā)團(tuán)隊(duì)將基于過去20年的EDA研發(fā)經(jīng)驗(yàn)和技術(shù)積累，在當(dāng)前最先進(jìn)的軟件工程方法學(xué)及高性能硬件架構(gòu)的基礎(chǔ)上，充分融合云計(jì)算、AI等新一代技術(shù)，通過新路徑對EDA進(jìn)行研發(fā)，打造全流程驗(yàn)證產(chǎn)品與系統(tǒng)，包含硬件仿真加速器、FPGA原型驗(yàn)證、形式驗(yàn)證、智能驗(yàn)證、邏輯仿真等工具。

　　王禮賓認(rèn)為，在新的處理器及云架構(gòu)下，EDA算法及相關(guān)的數(shù)據(jù)結(jié)構(gòu)，必須結(jié)合相關(guān)硬件平臺的技術(shù)與資源優(yōu)勢，才能實(shí)現(xiàn)顛覆性創(chuàng)新。AI算法結(jié)合大數(shù)據(jù)，才能使EDA在處理大規(guī)模系統(tǒng)設(shè)計(jì)與驗(yàn)證上可以擁有機(jī)器學(xué)習(xí)的能力，實(shí)現(xiàn)EDA的智能化飛躍。

　　此外，芯華章融入前沿技術(shù)自主開發(fā)基于經(jīng)典驗(yàn)證方法學(xué)及技術(shù)推出商用級別開源EDA產(chǎn)品，并對開源EDA做到強(qiáng)化與創(chuàng)新。

　　自今年九月起，芯華章將基于經(jīng)典驗(yàn)證方法學(xué)及技術(shù)，逐步推出三款商用級別的開源EDA驗(yàn)證產(chǎn)品，并在易用性、實(shí)用性、穩(wěn)定性上提供專業(yè)技術(shù)支持，更將構(gòu)建具有開放性與協(xié)作性的開源生態(tài)社區(qū)，以期加快EDA創(chuàng)新并降低其使用門檻，在加速完善中國EDA產(chǎn)業(yè)鏈的同時(shí)提高集成電路創(chuàng)新效率。

　　芯華章推出的業(yè)界首例開源產(chǎn)品為驗(yàn)證仿真工具，從數(shù)據(jù)結(jié)構(gòu)、對語法的支持、更高效的任務(wù)調(diào)度引擎以及資源管理機(jī)制等方面，根據(jù)芯華章研發(fā)團(tuán)隊(duì)深耕20年的技術(shù)積累做強(qiáng)化。在EDA開源產(chǎn)品之中具備業(yè)界最快的動態(tài)仿真速度，可獲得至少2倍的性能提升，并在軟件的質(zhì)量和調(diào)試能力上有極大的提升，對Verilog語言的支持更加全面，進(jìn)而提高芯片設(shè)計(jì)的驗(yàn)證效率。此一產(chǎn)品將于9月中正式在EDA開源生態(tài)社區(qū)上線，為中國芯片設(shè)計(jì)公司提供真正意義上的研發(fā)效率提升。

　　作為EDA驗(yàn)證技術(shù)的領(lǐng)導(dǎo)者，芯華章還將在今年內(nèi)發(fā)布世界首例開源形式化驗(yàn)證工具以及高性能多功能接口子板，持續(xù)推動行業(yè)向開放、共創(chuàng)、共榮的生態(tài)圈發(fā)展，促進(jìn)EDA技術(shù)突破與研發(fā)人才的培養(yǎng)，并加速形成中國集成電路完善的產(chǎn)業(yè)鏈布局。

　　后摩爾定律時(shí)代 芯片設(shè)計(jì)容錯(cuò)率降至冰點(diǎn)

　　進(jìn)入后摩爾定律時(shí)代， 來自系統(tǒng)的物理效應(yīng)，包括熱、電磁、電器、光電效應(yīng)等特性的互相干擾作用使得芯片設(shè)計(jì)和制造變得復(fù)雜，而且測試合格的芯片在復(fù)雜系統(tǒng)上可能不再工作正常，過量的物理效應(yīng)是芯片的設(shè)計(jì)裕度變窄，輕微的系統(tǒng)擾動將會造成芯片的失效。

　　王禮賓表示，新的生產(chǎn)工藝、封裝、設(shè)計(jì)公司之間都需要具備新的技術(shù)與交互建模手段，為了降低項(xiàng)目失敗的風(fēng)險(xiǎn)，在芯片設(shè)計(jì)的容錯(cuò)率降至冰點(diǎn)，必須要追求極致的高效。

　　新工藝和設(shè)計(jì)的追求高效為EDA帶來了新的要求和挑戰(zhàn)，例如：3D芯片就要求EDA工具需具備對新型的3D芯片相關(guān)技術(shù)進(jìn)行建模的能力，并能對電氣仿真及熱仿真；系統(tǒng)級封裝技術(shù)的發(fā)展，提出了將芯片級仿真與封裝級仿真更為緊密結(jié)合起來的要求；MEMS器件要求將機(jī)械仿真與電氣仿真的一體化；芯片技術(shù)進(jìn)入硅光子領(lǐng)域，觸發(fā)了進(jìn)行光電一體化建模與仿真、把電路仿真與電磁場仿真更為緊密融合等要求，未來更多功能模塊的集成系統(tǒng)（Chiplet），夸系統(tǒng)之間的功能驗(yàn)證與調(diào)試，迫使EDA工具具有在整機(jī)層面的處理能力，而不是僅僅在芯片層面，因?yàn)樾酒氖Т蟾怕蕘碜韵到y(tǒng)層級，摒棄系統(tǒng)層面的物理特性對芯片失效機(jī)型的定位與調(diào)試，不可能真正解決芯片的問題，新一代的工具必須具有對系統(tǒng)層級的物理變量進(jìn)行建模的能力。

　　另外，為了滿足日益復(fù)雜的SoC系統(tǒng)功能需要，以及壓力巨大的面市時(shí)間，現(xiàn)在的芯片中大量集成了各種IP， 對于購買第三方IP與設(shè)計(jì)做融合的IC設(shè)計(jì)公司，芯華章可以提供硬件仿真的系統(tǒng)驗(yàn)證工具來確保功能正確；而對于開發(fā)VIP的IC設(shè)計(jì)公司，芯華章可以提供測試用例和相關(guān)的認(rèn)證服務(wù)來降低開發(fā)所需的技術(shù)門檻和財(cái)務(wù)投入。

　　將人工智能、云計(jì)算、大數(shù)據(jù)及新型處理器架構(gòu)等領(lǐng)域的新技術(shù)融合到EDA工具中來，將EDA執(zhí)行指令的流水進(jìn)行細(xì)分，在每個(gè)環(huán)節(jié)結(jié)合數(shù)據(jù)處理的順序與并發(fā)優(yōu)先級，從處理器的結(jié)構(gòu)和指令出發(fā)，針對這些行為進(jìn)行優(yōu)化，從底層加速EDA的運(yùn)行效率，縮短集成電路設(shè)計(jì)的周期，加速EDA技術(shù)進(jìn)化，達(dá)到資源統(tǒng)籌規(guī)劃、異地協(xié)同與共享、技術(shù)積累與硅IP復(fù)用，逐步實(shí)現(xiàn)EDA工具向智能化方向發(fā)展。

　　中國EDA市場容量期待五倍增長 國產(chǎn)廠商需以自身硬實(shí)力應(yīng)變

　　公開數(shù)據(jù)指出，2020年中國集成電路行業(yè)的銷售收入有望突破9000億元。而近期的國務(wù)院報(bào)道指出，到2025年，國產(chǎn)芯片的自給率要從現(xiàn)在的30%提到到70%?；诩呻娐沸袠I(yè)與EDA產(chǎn)業(yè)緊密的聯(lián)系，芯華章認(rèn)為，在未來的5～6年，我國EDA產(chǎn)業(yè)的市場容量會增加5倍左右，因此國內(nèi)EDA產(chǎn)業(yè)具備廣闊的市場前景和較大的發(fā)展?jié)摿Α?/p>

　　王禮賓表示，無論國際形勢如何，公司自身的實(shí)力以不變應(yīng)萬變。公司必須為芯片設(shè)計(jì)企業(yè)提供足夠好用的產(chǎn)品和服務(wù)，只有經(jīng)歷了市場的淬煉和考驗(yàn)才能夯實(shí)國產(chǎn)EDA在全球的競爭力。

　　王禮賓提出，集成電路產(chǎn)業(yè)鏈包括EDA的成長、完善，離不開五個(gè)方面因素的支撐：人才與團(tuán)隊(duì)、技術(shù)與產(chǎn)品、市場與生態(tài)、資金與政策、法律與規(guī)范。

　　芯華章延攬來自國際領(lǐng)先EDA、集成電路設(shè)計(jì)、軟件以及人工智能企業(yè)，在各自領(lǐng)域工作超過15年，擁有豐富的產(chǎn)品研發(fā)經(jīng)驗(yàn)的研發(fā)人才，同時(shí)獲得全球頂尖技術(shù)人才如林財(cái)欽（TC Lin）和林揚(yáng)淳（YT Lin）的認(rèn)可和加盟。更力邀國內(nèi)外有豐富發(fā)經(jīng)驗(yàn)的EDA專家、學(xué)者、教授，共同打造“X-行動”，合作定制面向新生代工程師開設(shè)的EDA工程師培訓(xùn)課程體系，并通過一些甄選的生態(tài)項(xiàng)目實(shí)現(xiàn)技術(shù)攻堅(jiān)，同時(shí)設(shè)立項(xiàng)目創(chuàng)新激勵(lì)計(jì)劃、專利申請激勵(lì)計(jì)劃等，積極為芯華章企業(yè)自身以及中國EDA行業(yè)儲備優(yōu)秀的新生代技術(shù)力量。

　　當(dāng)前中國在EDA領(lǐng)域面臨的國際形勢非常嚴(yán)峻。從國內(nèi)看，盡管近年來國產(chǎn)EDA在模擬芯片工具上取得了一定進(jìn)展，但國產(chǎn)EDA在數(shù)字仿真、驗(yàn)證等多個(gè)環(huán)節(jié)存在多處的短板，對國外的依賴大，產(chǎn)業(yè)鏈脆弱。王禮賓表示，如今芯片市場膨脹，華大九天、芯華章和國微均在積極布局國產(chǎn)EDA市場，分別專注于模擬芯片、數(shù)字前端和數(shù)字后端，芯華章希望能在短時(shí)間內(nèi)專注于自身領(lǐng)域的突破并形成合力，為中國芯片產(chǎn)業(yè)鏈補(bǔ)齊EDA短板。