作者為 劉于葦副主分析師。

要支持3DIC、Chiplet的Die-to-Die互聯(lián)和異構集成，需要什么樣的IP和EDA工具支持？物聯(lián)網(wǎng)邊緣計算成為趨勢，需要什么樣的處理器？地緣政治環(huán)境下，RISC-V開源架構的生態(tài)要如何繼續(xù)發(fā)展？隨著人工智能、機器學習技術的發(fā)展，本土EDA和IP企業(yè)如何借勢突破，加速融入集成電路產(chǎn)業(yè)鏈和價值鏈？

隨著全球集成電路行業(yè)整體的景氣度的提升，IC設計市場也保持著快速發(fā)展的趨勢。隨著先進工藝節(jié)點不斷演進，晶體管尺寸在不斷逼近物理極限；而以ChatGPT為代表的語言大模型對芯片算力的要求不斷上漲，也在刺激著AI芯片用Chiplet等更先進的封裝來突破摩爾定律，實現(xiàn)更優(yōu)PPA。

于是后摩爾時代對處于IC設計上游的EDA和IP，提出了更高的要求。要支持3DIC、Chiplet的Die-to-Die互聯(lián)和異構集成，需要什么樣的IP和EDA工具支持？物聯(lián)網(wǎng)邊緣計算成為趨勢，需要什么樣的處理器？地緣政治環(huán)境下，RISC-V開源架構的生態(tài)要如何繼續(xù)發(fā)展？隨著人工智能、機器學習技術的發(fā)展，本土EDA和IP企業(yè)如何借勢突破，加速融入集成電路產(chǎn)業(yè)鏈和價值鏈？

帶著這些業(yè)界難題，ASPENCORE在日前舉辦的國際集成電路展覽會暨研討會（IIC Shenzhen 2023）上，同期舉辦了一場“EDA/IP與IC設計論壇”，邀請到來自Cadence、安謀科技、Imagination、芯和半導體、奎芯科技、燦芯半導體、芯來科技等業(yè)內(nèi)先進企業(yè)的嘉賓，就上述問題展開討論，出謀劃策，共同助推產(chǎn)業(yè)創(chuàng)新發(fā)展。?

適用大模型AI芯片的接口IP

近年來AI技術的發(fā)展十分迅猛，以ChatGPT為代表的生成式AI應用，無論是邏輯還是語言各方面都達到甚至超過了很多人類的認知水平。對于AI的發(fā)展，有人恐慌，有人則認為這是科技發(fā)展的客觀規(guī)律。Cadence技術支持總監(jiān)?李志勇認為，應該用更積極的態(tài)度擁抱AI，利用好這個工具去做一些重復性的工作，效果比人工來的更好，在一些復雜的場景下，使用AI可以協(xié)助人類提高生產(chǎn)率。

當前，AI芯片需求不斷增長。過去數(shù)據(jù)中心最常用的是GPU，但隨著語言大模型對算力需求各方面的增長，業(yè)界開始傾向使用針對某類應用的專用ASIC。據(jù)Bloomberg統(tǒng)計，未來10年專用ASIC的CAGR將達到33%，這個產(chǎn)業(yè)也將從37億美金增長到641億美金。

李志勇詳細介紹了AI應用于Cloud、Edge、Endpoints等不同領域時，對于GDDR6、DDR5、HBM2E等內(nèi)存IP的不同需求。例如DDR適合服務器等對大容量有要求的應用；LPDDR主要用于移動設備、ADAS等對功耗要求更高的應用；GDDR主要滿足帶寬、成本、可靠性的要求；而對于更高容量的要求，HBM能夠提供最高的帶寬。

另外AI芯片對PCIe、CXL、高速以太網(wǎng)和Chiplet Die-to-Die接口IP也有很大需求。?從Cadence的角度來看，一顆AI SoC就是一個智能系統(tǒng)，把這個智能系統(tǒng)放在終端產(chǎn)品里，要達到更好的用戶體驗、優(yōu)化應用負載，兼容各種應用和平臺，之間很多是互相矛盾的，但是需要盡量達到最好。

面向IoT，需要什么樣的處理器？

隨著IoT領域?qū)υO備算力的需求越來越高，當我們考慮未來的IoT芯片形態(tài)應該怎樣發(fā)展時，算力是非常重要的點。但同時也要注意，IoT設備算力的提高，并不能以芯片的面積、功耗線性增加為代價。

“未來我們在具體的算力分割上，Arm希望一些顆粒度比較小的計算，可以用處理器上的矢量擴展（Helium tecnology）來實現(xiàn)；顆粒度比較大的計算場景，可以用一些專門的AIPU來計算。”?安謀科技產(chǎn)品總監(jiān)?陳江杉?圍繞萬物互聯(lián)時代對處理器的要求，介紹了安謀科技最新面相IoT的新一代處理器星辰STAR-MC2。

低功耗CPU需要考慮的基礎原則是面向微控制器市場，所以星辰STAR-MC2在具體指令級選擇上采用了Cortex-M系列。在低功耗設計方面，面積和功耗受限的情況下，CPU的中斷、調(diào)試模塊都可以跟處理器做進一步的集成。

“無論是軟件還是生態(tài)系統(tǒng)，Arm不僅開放了完整的總線標準，也做了一些可靠的參考設計提供給芯片客戶，甚至提供給這些生態(tài)的客戶去開發(fā)?！?陳江杉說到。

做一款整個業(yè)界都可以遵循軟件標準和通用接口開發(fā)的處理器，需要長年的積累，“設計這款處理器的初衷，也是希望跟之前的老處理器之間有一致性和延續(xù)性前提下，又進一步有技術的提高?！?/p>

基于上一代產(chǎn)品，安謀科技著眼于以下幾個點布局新的產(chǎn)品形態(tài)。首先，通過新的指令級、新的擴展（包括矢量擴展），在不顯著增加面積和功耗的前提下，可以增加計算密度來滿足越來越高的計算需求；同時，在v8架構下引入TrustZone信息，允許設備敏感信息運行在平臺上，這里面包含更強的內(nèi)存管理單元，也包括一些軟件棧檢查的功能，更好地保證整個計算平臺的信息安全；最后，國內(nèi)汽車工業(yè)對基于ISO 26262或ISO 61508標準的可靠性有一定要求，所以安謀科技也做了完整的一套功能安全的設計，并且已經(jīng)通過了業(yè)界最高的車規(guī)認證。

Imagination在RISC-V?上的布局

為什么現(xiàn)在RISC-V這么火？首先，RISC-V是一個基于開源的指令集架構，它在全球有非常多的開發(fā)者以及生態(tài)伙伴，而RISC-V國際基金會是一個總部在瑞士的中立機構，不受任何單一國家或公司控制。目前已經(jīng)有非常多商業(yè)公司、研究院所和高校進入這個領域，生態(tài)上也有Linux、Android以及國產(chǎn)的統(tǒng)信、麒麟等表示支持 RISC-V。

“雖說RISC-V架構是開源可授權的，但并不是說它是免費的，各家公司之間產(chǎn)生競爭才會有創(chuàng)新。所以隨著越來越多玩家加入RISC-V產(chǎn)業(yè)，開發(fā)者們在社區(qū)貢獻自己的力量，就會推動它不斷創(chuàng)新，這就是RISC-V的魅力?！?Imagination市場及業(yè)務發(fā)展高級經(jīng)理?黃音?介紹了公司在RISC-V領域的產(chǎn)品方向和布局。

Imagination有四大產(chǎn)品方向，分別是移動領域、消費電子領域、汽車領域和PC 與數(shù)據(jù)中心。說到選擇RISC-V的原因，黃音表示，首先Imagination是傳統(tǒng)的IP供應商，在IP的授權、支持、售后上有自己的優(yōu)勢和經(jīng)驗；第二，無論CPU/GPU/NPU都是復雜的IP，需要的大量經(jīng)驗正好是Imagination具備的；第三，Imagination之前旗下的MIPS雖然已經(jīng)剝離出來，但仍然可以永久使用其的專利；第四，Imagination在售后支持上有專業(yè)的團隊和多年沉淀。

黃音表示，Imagination非常早期就成為了RISC-V國際基金會的會員，也有成員在董事會、技術委員任職?！霸谄嚒⒏↑c運算、安卓、功能安全、信息安全等不同的細分小組里也有人任職，這些領域?qū)＜叶荚跒镽ISC-V的整個生態(tài)做貢獻?！苯衲陝偝闪⒌腞ISE組織是RISC-V基金會中單獨成立做軟件生態(tài)的，Imagination也是創(chuàng)始成員之一，RISE將對RISC-V生態(tài)擴展起到非常大的作用。

EDA使能3DIC?Chiplet先進封裝設計

EDA處于半導體行業(yè)中最前端的環(huán)節(jié)，相當于整個生態(tài)的支點，用類似杠桿的方式支撐了后面IP、晶圓制造、封測以及電子系統(tǒng)應用的整個市場規(guī)模。

“最近兩年Chiplet很火，也是每次行業(yè)大會討論最多的熱點議題。我將Chiplet理解為一種設計理念，其背后的支撐技術實際是先進封裝能力?！毙竞桶雽w技術市場總監(jiān)?黃曉波?首先介紹Chiplet的起源和興起的背景及驅(qū)動力，隨后從Chiplet實現(xiàn)的關鍵技術展開，談到了芯和半導體針對Chiplet設計挑戰(zhàn)的一站式EDA解決方案，助力產(chǎn)業(yè)發(fā)展。

在過去50多年，摩爾定律長期牽引著整個半導體行業(yè)的發(fā)展，如今由于先進工藝制程升級變緩，研發(fā)成本高昂，無法像過去那樣每18~24個月帶動晶體管集成的數(shù)量翻倍，導致半導體性能提升面臨瓶頸。不過好在先進封裝仍在持續(xù)演進，從1970年的MCM到SiP，再到2.5D和現(xiàn)在的3DIC、異構集成，先進封裝技術為半導體行業(yè)的突破打開了另一扇大門。

Chiplet實現(xiàn)的關鍵技術包括Die-to-Die互連、先進封裝3D異構集成以及全新的設計流程和EDA工具。“芯和半導體提供一站式3DIC Chiplet EDA多物理場仿真平臺，從信號完整性、電源完整性、多物理場分析及系統(tǒng)驗證等維度支撐Chiplet設計的實現(xiàn)與落地，目前已經(jīng)被國際領先的算力芯片設計公司選購采用，成功驗證了該方案對Chiplet先進封裝工藝、接口協(xié)議標準、數(shù)據(jù)格式兼容和典型互連結構的全面支持，希望與產(chǎn)業(yè)鏈上下游伙伴共建共享Chiplet發(fā)展的繁榮生態(tài)?！?黃曉波說到。

實現(xiàn)邊緣計算Chiplet互聯(lián)的關鍵IP

近年來大量公司涌入AI領域展開布局，雖然ChatGPT一類的大模型很火，但巨大的投入也讓大部分公司望而卻步，邊緣AI計算是一個更大眾的選擇方向。據(jù)市場機構預測，到2024年，邊緣AI芯片的增長速度會超過整體的芯片市場。

“不過現(xiàn)在AI SoC對算力的要求越來越高，設計難度也就越來越大。唯一的解決辦法是通過Die-to-Die互聯(lián)，把I/O部分放到旁邊，再通過主Die接口訪問I/O Die，實現(xiàn)數(shù)據(jù)之間的交互?！?奎芯科技資深產(chǎn)品經(jīng)理?王尚元?強調(diào)，多Die也會帶來一些問題，比如封裝良率降低帶來的成本問題，只能通過把Die做小來分攤成本，“所以現(xiàn)在AI算力的瓶頸就被卡在互聯(lián)跟內(nèi)存上?！?/p>

在這兩個卡脖子的地方，奎芯科技作為IP廠商，在互聯(lián)方面推出了PCIe，在內(nèi)存接口上推出了LPDDR。王尚元首先介紹了AI芯片目前對內(nèi)存的選擇，無非是LPDDR4X/5X、GDDR6、HBM2E/3這幾種解決方案，“從帶寬、容量、功耗、顆粒成本等方面比較來看，GDDR6帶寬對AI推理是最理想的，而DDR在做訓練、電源管理、動態(tài)功耗的動態(tài)頻點切換時不可缺少?！?/p>

據(jù)介紹，奎芯科技的LPDDR PHY具有高適配、低延時、低功耗、易擴展、高可靠5大優(yōu)勢。同時在做訓練時，這款LPDDR PHY內(nèi)部的獨立Training機制可以通過不同的場景，做快速訓練，并且可適配不同廠家、不同型號的顆粒。

同時為了增加互聯(lián)的帶寬，奎芯科技符合UCIe標準的接口IP支持Chiplet中計算和存儲小芯片之間互聯(lián)，還可以把I/O小芯片單獨放出去，在小芯片跟I/O之間做互聯(lián)。由于UCIe是開放的、支持多協(xié)議的封裝內(nèi)互聯(lián)標準，所以在通用物理層和鏈接層之上支持多種協(xié)議，不需要做協(xié)議轉(zhuǎn)換。

打造國產(chǎn)一站式IP與SoC設計服務平臺

燦芯半導體主要為客戶提供IP和IC設計服務，IP方面包括模擬類IP和高速接口IP，設計服務專注于ASIC和SoC設計服務平臺，SoC方面主要專注在65nm以下的工藝節(jié)點，以及65nm以上的高性能模擬類IP的設計。五大塊主營業(yè)務包括：1、為客戶提供芯片全定制服務；2、芯片工程定制服務；3、SoC系統(tǒng)設計平臺；4、IP定制化及整體解決方案；5、作為ASIC生態(tài)系統(tǒng)的重要組成部分。

燦芯半導體IP項目總監(jiān)?饒青重點介紹了公司高速接口IP的主要性能和指標。????接口IPYouDDR目前經(jīng)過硅驗證，最高速率達到4266Mbps；YouSerdes系列最高速率可到32Gbps，支持包括PCIe、USB3.1/3.0、SATA Gen 3.0/2.0/1.0等多種協(xié)議；PCIe PHY的IP可以向下兼容到PCIe1.0，支持16 LAN，具有低延遲和小面積的特點。此外還有YouUSB 2.0 OTG PHY IP、MIPI CSI2/DSI2接口解決方案、TCAM IP以及基于45/55nm開發(fā)的16bit 1~5Msps SAR ADC等產(chǎn)品。

在IC設計方面，燦芯半導體的IoT平臺基于55nm工藝開發(fā)，使用ARM Cortex M系列平臺。而基于ARM Cortex A系列核架構開發(fā)的AP解決方案，經(jīng)過了40nm和28nm的工藝流片，“我們可以為客戶提供整套軟件套件，縮短客戶SoC產(chǎn)品上市的時間。”?饒青說到，同時從客戶端反饋來看，越來越多的客戶基于國際環(huán)境及成本考慮，想把FPGA方案轉(zhuǎn)成ASIC?！盎跔N芯自有的SoC設計流程經(jīng)驗以及IP種類的儲備，可以為客戶提供比較完善的FPGA轉(zhuǎn)化為ASIC的國產(chǎn)替代方案。”

RISC-V?CPU?IP助力國產(chǎn)芯

從內(nèi)核到軟件的溝通橋梁就是ISA。RISC-V為什么這么重要？因為在以前，從接口到通訊都有標準接口，唯獨ISA層面沒有標準，因為ISA屬于Intel或ARM這樣的單一公司。這極大影響了整個產(chǎn)業(yè)的能動性和發(fā)展。

最開始Intel的X86不做架構和IP授權，僅以芯片的形式開放。隨后Arm雖然開啟了IP和架構授權的形式，但這兩家公司仍然對指令級的發(fā)展具有決定權?！昂罄m(xù)一些小的架構在發(fā)展的過程中逐步消亡，也證明了如果不開放生態(tài)的話，就不會收獲用戶?！?芯來科技戰(zhàn)略市場副總?李玨?表示，直到2013年以后RISC-V出現(xiàn)，才成為一個公開化的國際標準，在大家的關注下于2018年開始正式產(chǎn)業(yè)化?！罢缒吖饽显菏克f，RISC-V會與x86、ARM呈三分天下之勢，我們也拭目以待?！?/p>

李玨分享了公司成立五年來利用RISC-V開放架構，做自主可控的IP生態(tài)，以及和其他的IP、芯片公司合作，把RISC-V一步步在國內(nèi)落地的經(jīng)驗。他認為在這幾年支撐芯來成長的，是這幾個關鍵詞：

第一，RISC-V的天然基因：開放。因為開放了，才有軟件、硬件、集成電路公司、EDA公司來支持RISC-V。

第二，繁榮。這個繁榮是從AIoT賽道起跑的，過去的PC時代和移動互聯(lián)網(wǎng)時代都不可能給RISC-V這個機會，直到AIoT時代，RISC-V從邊緣AI、IoT設備、IoT芯片出發(fā)，才開始讓大家從接受RISC-V，到在高算力AI芯片中嘗試使用RISC-V。

第三，自主。從國際形勢來看，有一個自主可控的、不受外國公司制約的指令集，對我們開發(fā)使用自己應用、賦能的CPU IP產(chǎn)業(yè)來說有極大的促進作用。

“從整個RISC-V的生態(tài)來說，芯來科技是一家中立的IP商，我們希望在產(chǎn)業(yè)里為大家提供更多的價值?！?李玨說到，五年來芯來推出了2369的完整系列，可以對標ARM從M0一直到A55、A53級別的各種CPU，還可以做差異化功能。擁有國際上第一個完成ISO 26262 ASIL-D產(chǎn)品認證的RISC-V CPU IP，也是國內(nèi)第一家CPU IP公司獲得ASIL D的認證。

編輯：黃飛