選擇合適的存儲(chǔ)器解決方案是滿足目標(biāo)系統(tǒng)對(duì)各種應(yīng)用（從云計(jì)算和人工智能（AI），再到汽車和移動(dòng)應(yīng)用）的功能和性能要求的關(guān)鍵。雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DDRSDRAM）或DRAM已成為現(xiàn)實(shí)的技術(shù)，因?yàn)樗褂?a target="_blank">電容器作為存儲(chǔ)元件來(lái)實(shí)現(xiàn)高密度和簡(jiǎn)單架構(gòu)、低延遲和高性能、幾乎無(wú)限的存取耐力和低功耗等多種優(yōu)勢(shì)。DDRDRAM可以根據(jù)系統(tǒng)要求以不同的形式使用——在雙列直插式存儲(chǔ)器模塊（DIMM）上或作為分立DRAM解決方案中均可使用。DDR分為三個(gè)主要類別，每個(gè)類別都有獨(dú)特的功能，可幫助設(shè)計(jì)人員滿足其目標(biāo)片上系統(tǒng)（SoC）的功耗、性能和面積要求。圖1顯示了不同的DDR類別及其目標(biāo)應(yīng)用場(chǎng)景：

　　1標(biāo)準(zhǔn)DDR面向服務(wù)器、云計(jì)算、網(wǎng)絡(luò)、筆記本電腦、臺(tái)式機(jī)和消費(fèi)類應(yīng)用，支持更寬的通道寬度、更高的密度和不同的形狀尺寸。DDR4是這一類別目前最常用的標(biāo)準(zhǔn)，支持高達(dá)3200Mbps的數(shù)據(jù)速率。DDR5DRAM的運(yùn)行速度高達(dá)6400Mbps，預(yù)計(jì)將在2020年問(wèn)世。

　　2移動(dòng)DDR（LPDDR）適用于對(duì)面積和功耗非常敏感的移動(dòng)和汽車應(yīng)用。LPDDR提供更窄的通道寬度和幾種低功耗工作狀態(tài)。LPDDR4和LPDDR4X支持高達(dá)4267Mbps的數(shù)據(jù)速率，是該類別中的常用標(biāo)準(zhǔn)。最大數(shù)據(jù)速率為6400Mbps的LPDDR5DRAM預(yù)計(jì)將于2020年問(wèn)世。

　　3圖形DDR（GDDR）面向需要極高吞吐量的數(shù)據(jù)密集型應(yīng)用程序，例如圖形相關(guān)應(yīng)用程序、數(shù)據(jù)中心加速和AI。GDDR和高帶寬存儲(chǔ)器（HBM）是這一類型的標(biāo)準(zhǔn)。

　　每個(gè)標(biāo)準(zhǔn)都旨在提供高性能和容量，在運(yùn)行時(shí)將功耗降至最低，并通過(guò)可靠性、可用性和可維護(hù)性（RAS）功能以及糾錯(cuò)碼（ECC）功能來(lái)提高通道的穩(wěn)定性。

　　本文說(shuō)明了LPDDR5標(biāo)準(zhǔn)的主要功能。DDR5的主要功能將在后續(xù)文章中介紹。

　　移動(dòng)DDR（LPDDR）概覽

　　LPDDRDRAM提供了一種功耗顯著降低的高性能解決方案，而降低功耗是平板電腦、智能手機(jī)和汽車等移動(dòng)應(yīng)用的重點(diǎn)要求。此類應(yīng)用所需的SoC傾向于在每個(gè)通道上使用更少的存儲(chǔ)設(shè)備和更短的互連，而LPDDRDRAM的運(yùn)行速度比標(biāo)準(zhǔn)DDRDRAM快（例如，LPDDR4/4XDRAM的運(yùn)行速度最高為4267Mbps，而標(biāo)準(zhǔn)DDR4DRAM的運(yùn)行速度最高為3200Mbps），所以能夠提供更高的性能。但LPDDRDRAM在此類設(shè)備中不使用，處于待機(jī)狀態(tài)時(shí)，可以將它們置于低功耗狀態(tài)，例如深度睡眠狀態(tài)，或者可以使用動(dòng)態(tài)頻率調(diào)節(jié)（DFS）功能在較低頻率下運(yùn)行。因此，當(dāng)存儲(chǔ)通道待機(jī)時(shí)，存儲(chǔ)控制器可以適時(shí)地使用這些低功耗功能來(lái)降低總功耗。

　　LPDDR5DRAM使用動(dòng)態(tài)電壓調(diào)節(jié)（DVS）功能節(jié)省更多功耗，此時(shí)存儲(chǔ)器控制器可以在通道待機(jī)期間降低DRAM的頻率和電壓。與普通的標(biāo)準(zhǔn)DDRDRAM通道（64位寬）相比，LPDDRDRAM通道通常為16位或32位寬。與其他兩個(gè)類別的DRAM世代一樣，后繼的每一個(gè)LPDDR世代（LPDDR5、LPDDR4/4X、LPDDR3、LPDDR2、LPDDR）都比其上一代產(chǎn)品具有更高的性能和更低的功耗。此外，任何兩代LPDDR都不彼此兼容。

　　LPDDR5主要功能

　　與LPDDR4/4XDRAM相比，LPDDR5DRAM支持高達(dá)6400Mbps的數(shù)據(jù)速率和在更低的工作電壓（VDD的1.05/0.9V和I/O的0.5/0.35V）下支持更大的設(shè)備尺寸（每個(gè)通道2Gb至32Gb）。表1顯示了LPDDR5和LPDDR4DRAM之間的比較：

　　LPDDR5DRAM可通過(guò)DVS支持兩種內(nèi)核和I/O電壓：在較高頻率下運(yùn)行電壓分別為1.05V和0.5V，在較低頻率下運(yùn)行電壓分別為0.9V和0.3V。因此，LPDDR5DRAM支持內(nèi)核和I/O電壓的DVS

　　LPDDR5的其他關(guān)鍵功能包括用于命令/地址（C/A）時(shí)鐘（CK）的新型可擴(kuò)展時(shí)鐘架構(gòu)，以簡(jiǎn)化SoC時(shí)序收斂；靈活的DRAM存儲(chǔ)庫(kù)架構(gòu)模式，可根據(jù)流量模式實(shí)現(xiàn)最佳性能；決策反饋均衡器（DFE）以增加DRAM上的寫(xiě)入數(shù)據(jù)的余量，寫(xiě)入X功能可以節(jié)省功耗，以及鏈接ECC以增強(qiáng)存儲(chǔ)器通道RAS。以下部分將詳細(xì)說(shuō)明每個(gè)功能

　　用于簡(jiǎn)化時(shí)序收斂的新型可擴(kuò)展時(shí)鐘架構(gòu)

　　C/ACK通常以與所有先前LPDDR標(biāo)準(zhǔn)（LPDDR4/4X及更早的標(biāo)準(zhǔn)）中的數(shù)據(jù)選通（DQS）相同的頻率運(yùn)行。這種時(shí)鐘方案給DRAMC/A通道和SoC時(shí)序收斂都帶來(lái)了巨大壓力，因?yàn)镃K是存儲(chǔ)器通道上C/A通道的參考，并且SoC中的存儲(chǔ)控制器通常以CK頻率的一半，采用DFI1：2比率模式在DDRPHY接口上運(yùn)行。例如，LPDDR4/4X的速度為4267Mbps，CK和DQS的運(yùn)行頻率為2133MHz，而C/A的數(shù)據(jù)速率為2133Mbps，控制器時(shí)鐘的運(yùn)行頻率為1066MHz。

　　這樣的時(shí)鐘方案無(wú)法以LPDDR5速度擴(kuò)展。因此，LPDDR5采用了新的時(shí)鐘方案，其中CK以高于3200Mbps的速度，按照數(shù)據(jù)選通頻率的四分之一運(yùn)行，而以低于3200Mbps的速度，按照數(shù)據(jù)選通頻率的一半運(yùn)行。因此，即使在6400Mbps的速率下，該時(shí)鐘方案也要求CK僅以800MHz的頻率運(yùn)行。這樣可以降低C/A的運(yùn)行速度（以1600Mbps的速度運(yùn)行，因?yàn)镃/A可以在LPDDR5的CK速率的上升端和下降端（例如DDR類型）上都進(jìn)行轉(zhuǎn)換），從而大大提高了C/A通道的余量。同樣，CK減速使SoC不僅可以更有效地收斂時(shí)序，而且還可以提供更高的性能，因?yàn)榭刂破鳜F(xiàn)在可以在800MHz的DFI1：1比率下工作。此外，LPDDR5不支持傳統(tǒng)的雙向數(shù)據(jù)選通架構(gòu)，而是引入了兩個(gè)單向數(shù)據(jù)選通：用于寫(xiě)入操作的寫(xiě)入時(shí)鐘（WCK）和用于讀取操作的可選讀取時(shí)鐘（RDQS）。系統(tǒng)可以選擇無(wú)選通或單端選通來(lái)以較低的速度進(jìn)行讀取，同時(shí)節(jié)省功耗，當(dāng)要想達(dá)到高速時(shí)，就需要采用差分選通（RDQS/RDQS#）。

　　保證通道穩(wěn)定性的單抽頭DFE

　　判決反饋均衡器（DFE）減少了對(duì)接收數(shù)據(jù)的符號(hào)間干擾（ISI），從而提高了接收數(shù)據(jù)的余量。先前檢測(cè)到的符號(hào)出現(xiàn)在正在檢測(cè)的當(dāng)前符號(hào)上，就會(huì)引發(fā)ISI。LPDDR5DRAM將具有單抽頭DFE，以提高寫(xiě)入數(shù)據(jù)的余量，從而增強(qiáng)存儲(chǔ)通道的穩(wěn)定性。

　　WriteX降低功耗

　　WriteX是一種省電功能，允許系統(tǒng)將特定的位模式（例如全零模式）轉(zhuǎn)變成連續(xù)的存儲(chǔ)器位置，而無(wú)需切換通道上的DQ位。

　　用于防止通道噪聲引起的錯(cuò)誤的LinkECC

　　LinkECC可以恢復(fù)通道中發(fā)生的單比特傳輸錯(cuò)誤。該數(shù)據(jù)與ECC一起由控制器發(fā)送到LPDDR5DRAM，并且在接收到數(shù)據(jù)/ECC后，DRAM會(huì)生成ECC并檢查接收到的ECC是否相同。在將數(shù)據(jù)寫(xiě)入存儲(chǔ)器陣列之前，任何單比特錯(cuò)誤都將得到糾正。因此，LinkECC是適合高速的強(qiáng)大RAS功能，可防止通道噪聲引起的錯(cuò)誤。

　　突發(fā)長(zhǎng)度為16或32拍的靈活存儲(chǔ)庫(kù)架構(gòu)

　　LPDDR5DRAM通過(guò)支持三種模式（Bank-Group模式（4個(gè)Bank，4Bank-Group），8Bank和16Bank）而具有靈活的存儲(chǔ)庫(kù)架構(gòu)，供用戶根據(jù)其流量模式選擇。Bank-Group模式適用于高于3200Mbps的速度，并允許16和32拍的突發(fā)長(zhǎng)度。8Bank模式支持突發(fā)長(zhǎng)度為32拍的所有速度，而16Bank模式則支持突發(fā)長(zhǎng)度為16或32拍的3200Mbps以下的速度。

　　用于進(jìn)一步節(jié)約功耗的3種FSP

　　與支持C/A和DQ的2個(gè)頻率設(shè)定點(diǎn)（FSP）的LPDDR4/4XDRAM不同，LPDDR5DRAM具有用于C/A和DQ的3個(gè)FSP。這使控制器能夠以最少的切換時(shí)間快速切換三個(gè)頻率，以實(shí)現(xiàn)最佳的功耗節(jié)約效果。如前所述，DFS與DVS的結(jié)合使LPDDR5DRAM成為對(duì)功耗敏感的應(yīng)用的理想選擇。

　　總結(jié)

　　存儲(chǔ)器是用于移動(dòng)設(shè)備、IoT、汽車和云數(shù)據(jù)中心等應(yīng)用中的任何電子系統(tǒng)的重要組件。SoC設(shè)計(jì)人員必須選擇合適的存儲(chǔ)器技術(shù)，才能提供必要的性能、容量、功率和面積。DDR已成為現(xiàn)實(shí)的存儲(chǔ)技術(shù)，可用于多種類別，包括標(biāo)準(zhǔn)DDR和低功耗DDR（LPDDR）。最新的標(biāo)準(zhǔn)LPDDR5和DDR5以更低的功耗提供更高的性能。LPDDR5的運(yùn)行速度高達(dá)6400Mbps，具有許多低功耗和RAS功能，包括新穎的時(shí)鐘架構(gòu)、可簡(jiǎn)化時(shí)序收斂。數(shù)據(jù)速率高達(dá)6400Mbps的DDR5DRAM支持更高的密度，包括雙通道DIMM拓?fù)湟蕴岣咄ǖ佬屎托阅堋?/p>

　　Synopsys提供了全面的存儲(chǔ)器接口IP產(chǎn)品組合，支持LPDDR和DDR標(biāo)準(zhǔn)，包括最新的LPDDR5和DDR5。DesignWare?DDRIP全套解決方案包括PHY、控制器和驗(yàn)證IP，它們都支持最新標(biāo)準(zhǔn)的主要功能。Synopsys的產(chǎn)品組合還包括硬化選項(xiàng)、信號(hào)完整性/電源完整性分析、驗(yàn)證模型、原型設(shè)計(jì)和仿真支持。