在組合邏輯電路中，任一時(shí)刻的輸出信號(hào)僅僅由該時(shí)刻的輸入信號(hào)決定；而在時(shí)序電路中，任一時(shí)刻的輸出信號(hào)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路原來的狀態(tài)有關(guān)。也就是說，時(shí)序電路中除具有邏輯運(yùn)算功能的組合電路外，還必須有能夠記憶電路狀態(tài)的存儲(chǔ)單元或延遲單元，也就是Latch & Flip-flop.

既然時(shí)序電路是有記憶功能地，那有幾個(gè)概念必須是要清楚的：輸入信號(hào)、輸出信號(hào)、激勵(lì)信號(hào)以及現(xiàn)態(tài)、次態(tài)及其轉(zhuǎn)換關(guān)系。

時(shí)序邏輯電路的基本模型可以用下圖表示：

其中，I=（I1，I2，I3，···Ii）為時(shí)序電路的輸入信號(hào)，O= （O1，O2，O3，···Oj）為時(shí)序電路的輸出信號(hào)，E=（E1，E2，E3，···Ek）為驅(qū)動(dòng)存儲(chǔ)電路轉(zhuǎn)換為下一個(gè)狀態(tài)的激勵(lì)信號(hào)，而S=（S1，S2，S3，···，Sm）為存儲(chǔ)電路的的狀態(tài)信號(hào)，亦稱為狀態(tài)變量也就是現(xiàn)態(tài)?？梢钥吹綘顟B(tài)變量S又反饋到組合電路的輸入端，與輸入信號(hào)I一起決定時(shí)序電路的輸出信號(hào)O，并產(chǎn)生對存儲(chǔ)電路的激勵(lì)信號(hào)E，從而確定其下一個(gè)狀態(tài)，即次態(tài)。這4組變量間可以列出三個(gè)向量函數(shù)形式的方程來表達(dá)：

O = f（I，S）;　　　　 輸出方程

E = g（I，S）;　　　　　　激勵(lì)方程

Sn+1 = h（E，Sn）;　　 狀態(tài)方程

時(shí)序電路是狀態(tài)依賴，故又稱為狀態(tài)機(jī)。我們只學(xué)習(xí)有限數(shù)量的存儲(chǔ)單元構(gòu)成的狀態(tài)機(jī)，稱為有限狀態(tài)機(jī)（FSM:Finite State Machine）。有限狀態(tài)機(jī)也分為兩種：Mealy & Moore.

Mealy：

Moore：

可以看出如果時(shí)序邏輯的輸出不但取決于狀態(tài)還取決于輸入，稱為Mealy狀態(tài)機(jī)。而有些時(shí)序邏輯電路的輸出只取決于當(dāng)前狀態(tài)，這樣的電路就稱作為Moore狀態(tài)機(jī)。

時(shí)序電路又可以分為異步時(shí)序電路和同步時(shí)序電路兩大類。簡單的說若電路中觸發(fā)器的時(shí)鐘輸入端沒有接在統(tǒng)一的時(shí)鐘脈沖上，或電路中沒有時(shí)鐘脈沖（如SR鎖存器構(gòu)成的時(shí)序電路），電路中各存儲(chǔ)單元的狀態(tài)更新不是同時(shí)發(fā)生的，則這種電路稱為異步時(shí)序電路。根據(jù)電路是對脈沖邊沿敏感還是對電平敏感，異步時(shí)序電路又分為脈沖異步時(shí)序電路（由觸發(fā)器構(gòu)成）和電平異步時(shí)序電路（由鎖存器構(gòu)成）兩種。異步時(shí)序電路的狀態(tài)轉(zhuǎn)換取決于以任意時(shí)間間隔變化的輸入信號(hào)序列，各存儲(chǔ)單元的狀態(tài)轉(zhuǎn)換因存在時(shí)間差異而可能造成輸出狀態(tài)短時(shí)間不穩(wěn)定，而且這種不穩(wěn)定的狀態(tài)有時(shí)是難以預(yù)知的，常常給電路設(shè)計(jì)和調(diào)試帶來困難。與異步時(shí)序電路不同，同步時(shí)序電路中存儲(chǔ)電路狀態(tài)的轉(zhuǎn)換是在同一脈沖邊沿作用下同步進(jìn)行的，也稱作時(shí)鐘同步狀態(tài)機(jī)。同步時(shí)序電路的存儲(chǔ)電路一般由觸發(fā)器實(shí)現(xiàn)，所有觸發(fā)器的時(shí)鐘輸入端都應(yīng)接在同一個(gè)時(shí)鐘脈沖源上，不會(huì)出現(xiàn)不穩(wěn)定的狀態(tài)。更重要的是，其電路的狀態(tài)很容易用固定周期的時(shí)鐘脈沖邊沿清楚的分離為序列步進(jìn)，很容易分析和設(shè)計(jì)。

組合電路的邏輯功能可以用一組輸出方程來表示，也可用真值表和波形圖來表達(dá)。相應(yīng)地，時(shí)序電路可用方程組，狀態(tài)表，狀態(tài)圖和時(shí)序圖來表達(dá)。方程組就包含了輸出方程組，激勵(lì)方程組和狀態(tài)方程組。一般的狀態(tài)圖表達(dá)的比較直觀。

同步時(shí)序電路的分析：

（1） 根據(jù)給定的同步時(shí)序電路列出下列邏輯方程組：

a， 對應(yīng)每個(gè)輸出變量導(dǎo)出輸出方程，組成輸出方程組。

b， 對應(yīng)每個(gè)觸發(fā)器導(dǎo)出激勵(lì)方程，組成激勵(lì)方程組。

c， 將各觸發(fā)器的激勵(lì)方程代入相應(yīng)觸發(fā)器的特征方程中，得到各觸發(fā)器的狀態(tài)方程，從而組成狀態(tài)方程組。

（2） 根據(jù)狀態(tài)方程組和輸出方程組，列出電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。

（3） 確定電路的邏輯功能，必要的話，可用文字詳細(xì)描述。

同步時(shí)序邏輯電路的設(shè)計(jì)：

（1） 有給定的邏輯功能建立原始的狀態(tài)圖和原始的狀態(tài)表，具體的做法是：

a，明確電路的輸入條件和相應(yīng)的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和名稱。

b， 找出所有可能的狀態(tài)和狀態(tài)之間的轉(zhuǎn)換關(guān)系。

c， 根據(jù)原始狀態(tài)圖建立原始的狀態(tài)表。

（2） 狀態(tài)簡化：原始的狀態(tài)圖/表中可能隱含了多余的狀態(tài)，去除它們，以減少觸發(fā)器和門電路的數(shù)量。狀態(tài)簡化式建立在等價(jià)狀態(tài)的基礎(chǔ)之上：如果兩個(gè)狀態(tài)作為現(xiàn)態(tài)，其任何相同輸入所產(chǎn)生的輸出及建立的次態(tài)均完全相同，則這兩個(gè)狀態(tài)稱為等價(jià)狀態(tài)。

（3） 狀態(tài)分配：對每個(gè)狀態(tài)指定一個(gè)二進(jìn)制碼，也叫狀態(tài)編碼。這就涉及到編碼方式的不同電路的性能也就不一樣。

（4） 選擇觸發(fā)器類型。

（5） 確定激勵(lì)方程組和輸出方程組。

（6） 畫出電路圖，并檢查自啟動(dòng)能力。

這些是基礎(chǔ)沒有這些是不行的，只有這些那是遠(yuǎn)遠(yuǎn)不夠的，之所以照著書寫這么多看似沒用的東西一是幫我建立一些基本概念，二是讓我沉下心來。接下來就是要練習(xí)，不斷的練習(xí)，代碼是堆出來的，當(dāng)然更要進(jìn)一步的學(xué)習(xí)、總結(jié)。