為了實(shí)現(xiàn)高精度傳感器測(cè)量動(dòng)態(tài)范圍的最大化，可能需要使用可編程增益儀表放大器(PGIA)。由于大多數(shù)儀表放大器使用外部增益電阻(RG)來(lái)設(shè)置增益，似乎通過(guò)一組多路復(fù)用增益電阻就可以實(shí)現(xiàn)所需的可編程增益。

雖然這是可能的，但在以這種方式將固態(tài)多路復(fù)用器施加于系統(tǒng)之前需要考慮三個(gè)主要問(wèn)題：電源與信號(hào)電壓的限制、開(kāi)關(guān)電容和導(dǎo)通電阻。

圖1. AD8421 PGIA帶有多路復(fù)用器

保持在信號(hào)電壓范圍內(nèi)

固態(tài)CMOS開(kāi)關(guān)需電源供電。源電壓或漏極電壓超過(guò)電源電壓時(shí)，故障電流流過(guò)，會(huì)導(dǎo)致輸出不正確。每個(gè)電阻RG引腳的電壓通常處于二極管相應(yīng)輸入端的壓降范圍內(nèi)；因此，該開(kāi)關(guān)的信號(hào)電壓范圍須大于儀表放大器的輸入范圍。

考慮電容

該開(kāi)關(guān)電容類似于將電容懸于其中一個(gè)RG引腳上，并保持另一個(gè) RG引腳不變。足夠大的電容可能導(dǎo)致峰化或不穩(wěn)定，但更容易被忽視的問(wèn)題是對(duì)共模抑制比的影響。在電路板布局中，接地層一般從RG引腳下方移除，因?yàn)樾∮? pF的電容不平衡會(huì)大大降低 AC CMRR。開(kāi)關(guān)電容可為幾十pF，會(huì)導(dǎo)致較大誤差。以具有完美 CMRR的儀表放大器為簡(jiǎn)單示例，不存在RG，僅在一個(gè)RG引腳上存在電容，由電容引起的CMRR的估算如下：

例如，如果內(nèi)部反饋電阻RF = 25 kΩ，CRG = 10 pF，則10 kHz時(shí)的 CMRR僅為36 dB。這表明需要使用低電容開(kāi)關(guān)或平衡開(kāi)關(guān)架構(gòu)，如圖2所示的SPST開(kāi)關(guān)。

圖2. 采用ADG5412F四通道SPST和AD8421的平衡式PGIA

關(guān)于阻抗

最后，根據(jù)儀表放大器的增益公式，開(kāi)關(guān)的導(dǎo)通電阻直接影響增益。如果導(dǎo)通電阻足夠低，以至于仍能實(shí)現(xiàn)所需增益，這或許可行。然而，此開(kāi)關(guān)的導(dǎo)通電阻隨漏極電壓發(fā)生變化（指定為RFLAT(ON)）。開(kāi)關(guān)電阻的變化使增益既依賴于共模電壓，又會(huì)產(chǎn)生非線性效應(yīng)。

例如，使用1 kΩ的RG和具有10 Ω RFLAT(ON)的開(kāi)關(guān)，在共模范圍內(nèi)會(huì)引起1%的增益不確定性。一部分將轉(zhuǎn)化為差分信號(hào)（即2 Ω變化將會(huì)引起2000 ppm的非線性度）。這表明需要使用低導(dǎo)通電阻開(kāi)關(guān)，與上述建議的低電容開(kāi)關(guān)截然相反，因?yàn)榇蟪叽?a target="_blank">晶體管器件尺寸可實(shí)現(xiàn)低導(dǎo)通電阻，而小尺寸晶體管可實(shí)現(xiàn)低電容。

ADG5412F 故障保護(hù)四通道 SPST開(kāi)關(guān)在許多情況下提供了很好的解決方案。這些故障保護(hù)開(kāi)關(guān)的架構(gòu)能夠提供10Ω的導(dǎo)通電阻，在整個(gè)信號(hào)范圍內(nèi)，導(dǎo)通電阻曲線非常平坦，并且關(guān)斷電容僅為12 pF。

了解替代方案

如果這些電路仍不能滿足設(shè)計(jì)要求，還可以采用其他方法來(lái)實(shí)現(xiàn)儀表放大器的可編程增益功能。強(qiáng)烈建議選擇集成式PGIA（如果有合適的）。集成式PGIA旨在實(shí)現(xiàn)高性能、更小的尺寸，比分立解決方案的寄生效應(yīng)更少，并且規(guī)格包含內(nèi)部開(kāi)關(guān)效應(yīng)。AD8231、 AD8250/AD8251/AD8253以及LTC6915便是集成式PGIA很好的例子。此外，還有一些更高集成度的解決方案包含此功能，如AD7124-8 和ADAS3022。

結(jié)論

儀表放大器是在芯片級(jí)盡可能保持平衡的高精度元件，以實(shí)現(xiàn)共模抑制。使用固態(tài)開(kāi)關(guān)的確有可能構(gòu)建可編程增益儀表放大器，但是這種方式也非常容易使儀表放大器失去其特有的平衡，同時(shí)降低電路精度。為了進(jìn)行必要的取舍，需要考慮開(kāi)關(guān)的非理想效應(yīng)。平衡開(kāi)關(guān)架構(gòu)和現(xiàn)代開(kāi)關(guān)（如ADG5412F）是優(yōu)化這些設(shè)計(jì)的利器。建議使用集成式PGIA，因?yàn)樗鼈円呀?jīng)在規(guī)格中考慮了開(kāi)關(guān)效應(yīng)。