新的每秒10千兆位USB 3.1合規(guī)套件可以節(jié)省幾周的時間，使其有資格獲得USB-IF集成商列表

加利福尼亞州圣何塞， Jan。 20,2016 /PRNewswire/- Cancence Design Systems，Inc。(納斯達克股票代碼：CDNS)今天宣布推出Sigrity?2016技術組合，通過增強的PCB設計和分析方法改善產(chǎn)品創(chuàng)建時間是多千兆位接口的理想選擇。

為加快USB實施者論壇(USB-IF)一致性測試的物理設計認證， Cadence?Sigrity技術組合包括自動支持IBIS-AMI模型創(chuàng)建，使用多個場解算器快速準確地提取信道模型，以及自動功率感知信號完整性分析報告，以驗證虛擬USB 3.1通道。這些技術在一起使用時可以在設計過程中花費數(shù)周時間。

以前，IBIS-AMI模型創(chuàng)建是一個手動過程。 Sigrity 2016技術組合現(xiàn)在利用Cadence Design IP SerDes PHY團隊使用的經(jīng)過驗證的均衡算法，并提供了一種自動化方法，用于將算法組合，參數(shù)化和編譯為可執(zhí)行模型。這可以增加能夠有效開發(fā)SerDes I/O模型的工程師庫。

新的“剪切和縫合”技術通過混合使用混合和3D全波場解算器，能夠以十倍的速度創(chuàng)建精確的通道模型。通過最少的手動干預，串行鏈路通道可以分為多個部分，解決并自動拼接成單個互連模型?？焖倌Ｐ吞崛〖夹g使工程師能夠權衡各種信號路由和層轉換策略，并且仍能滿足苛刻的上市時間要求。

在產(chǎn)品組合中增強的其他功能包括：

集成了3D全波和混合求解器技術的新型準靜態(tài)三維場解算器，可用于IC封裝和PCB分析

電氣性能評估直接集成到IC封裝設計器的布局環(huán)境中

針對Allegro?PCB布局更新的優(yōu)化去耦電容器方案

改進PCB設計人員的電源完整性分析方法

"Sigrity 2016產(chǎn)品組合具有提高效率和加快設計過程的功能，使設計人員能夠認證多千兆位標準接口，例如： USB 3.1，“C的副總裁Vinod Kariat說Cadence的ustom IC和PCB Group R& D.“這些功能消除了使用軟件開發(fā)環(huán)境手動編寫和編譯代碼以創(chuàng)建SerDes I/O模型的需要，并使收發(fā)器和互連的建模更快?！?/p>

“我們與Cadence的合作使兩個工程團隊都能夠開發(fā)出可以改善我們共同客戶產(chǎn)品創(chuàng)建過程的工具.Sigrity 2016版本與我們客戶的需求保持一致，以解決串行鏈接分析挑戰(zhàn)“我們可以幫助我們的共同客戶縮短設計周期，因為他們使用Sigrity解決方案對USB 3.1接口進行原型設計并在實驗室使用泰克解決方案。“