誤解和謊言可以歪曲人們對硬件加速仿真的認知。這些錯誤認知包括：

1.硬件加速器是幕后的驗證工具，僅用于需要更為嚴謹調(diào)試的最復雜的設(shè)計

在20世紀80年代末和90年代初硬件加速器剛出現(xiàn)時，這種說法的確沒錯。不過，在跨入21世紀之后，也就是過去15年來，情況全然不同。這一轉(zhuǎn)變有賴于幾次技術(shù)改進和創(chuàng)新。新架構(gòu)、新功能和簡化的使用方法推動了硬件加速器在半導體行業(yè)各個領(lǐng)域的部署應用，從處理器/圖形擴展到網(wǎng)絡、多媒體、存儲、汽車和航空航天。

如今，硬件加速器被用于任何規(guī)模和任何類型的設(shè)計。它們可以驗證硬件、集成硬件和嵌入式軟件，也可以驗證嵌入式軟件和整個片上系統(tǒng) (SoC) 設(shè)計。

2.項目團隊因為使用硬件仿真加速器編譯項目時間過長而避免使用硬件仿真加速器。在硬件仿真加速器上，建立設(shè)計平臺和調(diào)試硬件仿真加速器硬件耗費了太多精力，和結(jié)果相比，得不償失

同樣，這一說法在多年前沒錯，現(xiàn)在卻并非如此了。編輯技術(shù)的進步簡化并提高了被測設(shè)計(DUT)到硬件加速器的映射。DUT準備、編輯以及硬件加速器上映射設(shè)計的過程曾非常耗時，現(xiàn)在已從數(shù)個月縮短為幾天時間。如果設(shè)計復雜度較低或?qū)儆谛碌膹碗s設(shè)計的衍生，甚至只需一天。

3.硬件加速器的購置和維護成本高昂

過去確實如此，如今不全然是這樣?？紤]到現(xiàn)代硬件加速器的驗證功能和靈活性，其購置成本簡直不值一提。硬件加速器是迄今為止功能最多的驗證引擎。它具備解決最復雜的調(diào)試情景所需的性能和能力，通常包括嵌入式軟件內(nèi)容。只要想想，90年代初每個門需耗費5美元，如今單位成本大約為每個門幾美分甚至更少。

雖然聽起來很奇怪，但是以周期為基礎(chǔ)來計算，工具的多用性使硬件加速仿真成為最廉價的驗證解決方案。

持有的成本也大幅下降。由應用工程師團隊“在幕后”操作和維護硬件加速器的時代已一去不復返。產(chǎn)品的可靠性得到大幅提高，降低了幾個數(shù)量級的維護成本。此外，其易用性也讓它的用途簡單明了。

4.硬件加速仿真僅用于電路內(nèi)仿真 (ICE) 模式

需要了解的是，在ICE模式中，DUT被映射到硬件加速器之中，被目標系統(tǒng)所驅(qū)動，和最終流片出的芯片一致。這就是推動硬件加速仿真概念形成和發(fā)展的部署模式，換言之，就是通過物理目標系統(tǒng)產(chǎn)生的真實世界的激勵來測試DUT。

雖然很多用戶仍采用這一模式，但這并不是部署硬件加速器的唯一方式。除了ICE，硬件加速器還可用于多種仿真加速模式。此外，還可以通過PLI接口使用基于軟件的測試平臺驅(qū)動硬件加速器，雖然由于硬件加速受限而未得到廣泛應用，但仍可用于縮短從軟件仿真切換至硬件加速仿真的設(shè)計調(diào)用耗時?；蛘咄ㄟ^基于事務的接口（TBX或TBA）驅(qū)動硬件加速器，硬件加速系數(shù)達到與ICE相當?shù)乃街螅@些接口的應用越來越普及，至少對于目前某些硬件加速器是這樣。將可綜合的測試平臺與DUT一起映射到硬件加速器內(nèi)部之后，硬件加速器便可用于獨立模式(SAA)。它們還可以加快存儲于板上或密切關(guān)聯(lián)的內(nèi)存的嵌入式軟件的驗證。此外，硬件加速器還可同時用于上述多個目的。

5.在基于事務的硬件加速模式中，硬件加速仿真毫無用處

人們對硬件加速器仍存在一種普遍的誤解，即基于事務的方法不起作用，或者與ICE相比性能有限。這一概念源于20世紀90年代末的IKOS系統(tǒng)并且起了作用。Mentor Graphics在收購IKOS之后改進和推動了這一技術(shù)發(fā)展，命名為TBX，作為ICE的一種可行的替代方案。

新興的仿真公司EVE(Emulation Verification Engineering)在創(chuàng)建時就采用硬件加速仿真作為主要部署模式。我曾在這家公司擔任過總經(jīng)理和營銷副總裁。Mentor和EVE都證明了：基于事務的硬件加速模式不僅能起作用，其執(zhí)行速度還能與ICE匹敵，甚至更快。

基于事務的硬件加速的另一個獨特優(yōu)勢在于能夠創(chuàng)建一個運行DUT的虛擬測試環(huán)境，支持特殊用例分析、假設(shè)分析等ICE無法實現(xiàn)的功能，例如Mentor Graphics的VirtuaLAB實施。VirtuaLAB在虛擬環(huán)境中將整個目標系統(tǒng)制成模型，例如 USB、以太網(wǎng)或HDMI。

6.硬件加速器將替代HDL仿真器

這個說法不僅錯誤，而且永遠不會發(fā)生。硬件描述語言(HDL)仿真器能夠快速設(shè)置和編輯，并且具備固有的優(yōu)勢——靈活而全面的設(shè)計調(diào)試功能，使其成為業(yè)內(nèi)獨一無二的最佳驗證工具，但其有一個重大的局限性：在設(shè)計規(guī)模擴大到某個程度，尺寸達到數(shù)億個門時，它們會“筋疲力盡”，性能下降。硬件加速器正是在這個時候發(fā)揮作用。

假定設(shè)計規(guī)模會繼續(xù)擴大，而HDL仿真器對大規(guī)模設(shè)計的執(zhí)行速度不會提高，那么硬件加速器將成為唯一可行的系統(tǒng)級設(shè)計驗證手段。仿真器將繼續(xù)用于知識產(chǎn)權(quán)(IP)和模塊級。

您可能會問，那多機仿真呢？

在多機仿真中，大規(guī)模DUT不會分解成小塊并分布到大量PC中，使一個工作站執(zhí)行一小塊DUT。這種方法已被重復嘗試了25年多了，但結(jié)果并不盡如人意。

相反，多機仿真中的每個工作站會執(zhí)行同一個設(shè)計的副本，和設(shè)計的大小相同。每份設(shè)計副本由功能完善且獨立的不同測試平臺執(zhí)行。因此，設(shè)計規(guī)模仍起決定性作用。帶有大規(guī)模驗證平臺的多機仿真被用于回歸測試是非常流行的。

仿真器與硬件加速器的使用比率可能是80%比20%。據(jù)我估計，這個比例會在十年后反轉(zhuǎn)，變成20%比80%。

7.硬件加速仿真和FPGA原型除了名稱有別，本質(zhì)并無不同。FPGA原型能夠并且將取代硬件加速器

這是個錯誤的說法。雖然硬件加速器可以使用FPGA器件（事實上有一些硬件加速器確實使用了FPGA器件），但這兩種是截然不同的工具。

FPGA原型的設(shè)計旨在實現(xiàn)盡可能最高的執(zhí)行速度。在芯片設(shè)計的過程中，通常每一種驗證原型會針對特定的設(shè)計加速而作優(yōu)化。它們犧牲了DUT映射工作、DUT調(diào)試功能（限制到最低，常常毫無用處）以及調(diào)整靈活性和多用性。它們可用于芯片成功流片之前的嵌入式軟件驗證以及最終系統(tǒng)驗證。

除了采用了基于定制的處理器、定制的片上硬件加速器和商用FPGA的技術(shù)，硬件加速器擁有的幾個特性將其與FPGA原型電路板或系統(tǒng)區(qū)別開來。例如：

硬件加速器和FPGA原型系統(tǒng)在DUT映射和編輯耗時方面有著天壤之別，一個以天計算，一個以月計算。

硬件加速器針對硬件調(diào)試，因此支持100%的設(shè)計可見性，不要求探針編輯。不同的硬件加速器在這個關(guān)鍵性能上存在差異，但是和FPGA相比，這些差異微不足道。

硬件加速器可用于幾個操作模式，支持從硬件驗證和硬件/軟件集成到固件/操作系統(tǒng)測試和系統(tǒng)驗證的一系列驗證目標。此外，它們還可用于多電源域設(shè)計驗證，并且可以產(chǎn)生支持功率估算的切換活動。

硬件加速器還是多用戶/多任務引擎。FPGA原型系統(tǒng)僅由一個用戶使用，一次處理一個任務。

上文所述已說明了 FPGA 原型不會取代硬件加速器的原因。

8.硬件加速器必須安裝在一個地點，不能遠程使用，例如作為數(shù)據(jù)中心資源使用

早期的硬件加速器確實如此，如今已不再是這樣。目前，所有的硬件加速器都可以遠程訪問。但是，在ICE模式中，這種方法太繁瑣，在硬件加速器上傳不同設(shè)計時需要人為監(jiān)督來安裝和切換速率適配器。事實上，ICE模式的多用戶或多任務非常不利于遠程訪問部署。

盡管如此，ICE模式的多用戶、遠程訪問(TBX/TBA或SAA)和大規(guī)模配置是硬件加速仿真數(shù)據(jù)中心的基礎(chǔ)。顯然，高效且順利的操作需要管理軟件，這就是各種硬件加速器實施的不同之處。

9.硬件加速仿真不支持SoC中的嵌入式軟件驗證，這意味著該手段無法實現(xiàn)硬件/軟件協(xié)同驗證

事實完全相反。硬件加速仿真是能夠執(zhí)行這項艱巨任務的唯一工具。

為驗證嵌入式軟件在底層硬件上(帶單個或多個CPU的SoC)的交互，包括固件和操作系統(tǒng)，驗證工程師需要以下三種要素：

周期精確的設(shè)計呈現(xiàn)，以跟蹤SoC中任何地方的錯誤。硬件加速器可以提供最準確的設(shè)計呈現(xiàn)(在這方面和真實芯片相比只是缺少了硅晶片)。

可達到數(shù)百個千赫或兆赫的極高執(zhí)行速度，越快越好。硬件加速器可以實現(xiàn)這個速度。

硬件設(shè)計完全可見。硬件加速器提供了100%的設(shè)計可見性，雖然不同硬件加速器的訪問速度不同。

10.功率估算是一項關(guān)鍵的驗證任務，但硬件加速仿真沒有能力分析SoC的功耗

這又是一個錯誤的說法。功耗分析基于設(shè)計內(nèi)部所有元素的切換活動跟蹤。設(shè)計呈現(xiàn)得更細致，分析就更為準確。遺憾的是，更高的粒度水平意味著會消耗更多的硬件加速器資源，從而降低其靈活性，阻礙其做出能夠改善功耗的重大設(shè)計變更。最好是從架構(gòu)層級實現(xiàn)這一分析。

硬件加速仿真可以實現(xiàn)寄存器傳輸級(RTL)和現(xiàn)代SoC設(shè)計門級的最佳功耗分析。只有硬件加速仿真才有處理大量邏輯以及產(chǎn)生針對所有元素的切換活動的獨有能力。

11.所有硬件加速器都是一樣的

今天，所有硬件加速器有很多共同特性，都能夠執(zhí)行任務。不過，在特定模式下，有些硬件加速器會優(yōu)勝于其他硬件加速器。

從架構(gòu)的角度來看，硬件加速器之間的區(qū)別在于技術(shù)基礎(chǔ)。以下是來自三個主要EDA供應商的三種商用產(chǎn)品：

基于定制處理器的架構(gòu)：由IBM制定，是自1997年后經(jīng)過驗證的技術(shù)，在2000-2010十年間占主導地位。優(yōu)勢包括快速編輯、良好的可擴展性、在ICE模式下執(zhí)行速度快、獲得來自全面的速度橋接目錄的支持，以及卓越的調(diào)試功能。缺點是在TBA模式下的執(zhí)行速度有限、功耗大，并且物理尺寸比基于同等設(shè)計容量的商用FPGA的硬件加速器更大。

定制的片上硬件加速器架構(gòu)：片上硬件加速器架構(gòu)由一家名為Meta Systems的法國新興公司在上世紀90年代中期率先設(shè)計出來，基于高度優(yōu)化的定制FPGA，這種FPGA包含能夠快速編輯的互連網(wǎng)絡，并且可以實現(xiàn)“設(shè)計即正確”的編輯。設(shè)計可視化在硅片上實現(xiàn)，提供100%的可見性，不要求探針編輯和快速的波形跟蹤。它有幾個缺點：需要多個工作站進行快速編輯；相比基于同等設(shè)計容量的商用FPGA的硬件加速器而言，速度更慢，物理尺寸更大。

基于商用FPGA的架構(gòu)：首次使用時間是20世紀90年代，因為幾個缺點而不及基于定制處理器的架構(gòu)。過去10年，超大的新一代商用FPGA幫助克服了舊的商用FPGA的很多弱點，其物理尺寸和功耗在同等設(shè)計容量的架構(gòu)中均屬最小值。與其他兩種架構(gòu)相比，它可以獲得更快的執(zhí)行速度。最大的一個缺點是在至少1,000萬門或更低的設(shè)計中，其編輯速度低于其他兩種架構(gòu)。這種設(shè)計完全可見的實現(xiàn)以犧牲較高的硬件仿真速度為代價。

這三種架構(gòu)都具備可擴展性，能夠處理任何設(shè)計規(guī)模，小至IP模塊，大到超過十億門級的整個系統(tǒng)。它們支持多用戶，其中，基于定制處理器的架構(gòu)可以容納最多的用戶。它們還支持所有部署模式和驗證目標。