今天的關(guān)鍵瓶頸設(shè)計團隊并不是設(shè)計芯片系統(tǒng)的復(fù)雜性，也不是設(shè)計時間短，而是設(shè)計的驗證。

驗證設(shè)計在整個過程中的功能是否正確設(shè)計流程是一種資源匱乏。一個設(shè)計團隊估計其CPU周期的90％用于模擬。對50％-70％的人力資源進行驗證的估計是常見的。只會變得更糟 - 驗證復(fù)雜性隨著設(shè)計規(guī)模的增加呈指數(shù)增長。除非驗證瓶頸得到解決，否則未來電子系統(tǒng)的成本將會上漲。

解決問題需要新的軟件工具和/或方法，就像過去一樣。例如，當(dāng)物理設(shè)計成為瓶頸時，開發(fā)了自動布局和路徑工具來取代布局編輯器。當(dāng)designentry成為問題時，開發(fā)了綜合工具，以便為每個設(shè)計師提供更多的功能。然而，驗證仍然是一項手動任務(wù)。這對于具有數(shù)千門的設(shè)計是可以接受的，但是對于當(dāng)今復(fù)雜的，數(shù)百萬門的設(shè)計來說，手動驗證是非常有限的，這些設(shè)計太大而且復(fù)雜，無法在合理的數(shù)量內(nèi)完全檢查時間。

公司正在努力解決這個問題，并投入大量資金投入人力和技術(shù)解決方案。此外，芯片上系統(tǒng)（SoC）將其自身的驗證問題融入其中。 SoC工程師面臨的一些問題涉及外部開發(fā)的知識產(chǎn)權(quán)（IP）的集成和驗證以及硬件與其嵌入式軟件之間的交互。隨著越來越多的設(shè)計包括外部開發(fā)的IP，公司將如何整合和驗證這些模塊作為其整個系統(tǒng)的一部分？而且，隨著更多的片上系統(tǒng)設(shè)計包括處理器，公司將如何解決硬件和嵌入式軟件之間復(fù)雜的相互依賴性？很明顯，驗證將繼續(xù)成為一個嚴(yán)重的問題，需要重新考慮驗證方法。

工程團隊必須采用新的驗證方法，才能具有競爭力。由于芯片中出現(xiàn)意外情況而錯過市場窗口可能是災(zāi)難性的。想象一下，個人計算機制造商不得不重新設(shè)計芯片并延遲其PC的運輸，因為直到設(shè)計周期的后期才發(fā)現(xiàn)一個嚴(yán)重的錯誤。

驗證不完整或不充分是設(shè)計失敗和產(chǎn)品被迫的原因想念他們的市場窗口。但它不一定是這樣。復(fù)雜的芯片，系統(tǒng)和SoCdesigns迫使我們重新考慮我們的驗證方法。我們不得不更新和改善我們的環(huán)境。

解決這個瓶頸包括在設(shè)計流程中更早地移動驗證，以便盡可能少地保持當(dāng)前流量的自動化手動任務(wù)。

一般來說，定義和討論驗證是值得的。驗證的良好工作定義是“證明設(shè)計符合您的要求?！本唧w來說，工程師根據(jù)設(shè)計編寫測試并檢查它是如何對這些測試做出反應(yīng)的。但是，由于當(dāng)今設(shè)計的復(fù)雜性，工程師如何知道設(shè)計已經(jīng)過全面測試，發(fā)現(xiàn)了所有的錯誤？他們怎么知道他們有測試了芯片的每一種可能用途？一種常見的方法是繼續(xù)手動編寫新測試并運行模擬直到工程師停止發(fā)現(xiàn)錯誤，但這個過程很快就變得不可能了。

更好的方法是自動化驗證過程。自動生成功能測試，數(shù)據(jù)，時間檢查和功能覆蓋分析有助于工程師發(fā)現(xiàn)他們沒有想到的錯誤 - 通常由目標(biāo)系統(tǒng)的規(guī)范和/或意外使用中的模糊引起的錯誤。并且適當(dāng)?shù)母采w率指標(biāo)可以快速指出設(shè)計的哪些部分尚未經(jīng)過測試。這些指標(biāo)非常重要，因為它們提供了驗證進度和驗證效率的視圖。

驗證已成為電子設(shè)計中最關(guān)鍵的瓶頸。它必須立即解決，否則成本合計的電子系統(tǒng)將會飆升。這只能通過自動化驗證過程來實現(xiàn)。自動化將對設(shè)計進行更全面的測試，從而創(chuàng)建更高質(zhì)量的產(chǎn)品，并且它可以比目前使用的任何手動過程更快地實現(xiàn)這一目標(biāo)。