chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB疊層設(shè)計(jì)要遵循什么原則

PCB線路板打樣 ? 來(lái)源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-03-27 17:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

考慮到信號(hào)質(zhì)量控制因素,PCB層疊設(shè)計(jì)的一般原則如下:

1、元件面相鄰的第二層為地平面,提供器件屏蔽層以及頂層布線提供參考平面。

2、所有信號(hào)層盡可能與地平面相鄰,以保證完整的回流通道。

3、盡量避免兩層信號(hào)層直接相鄰,以減少串?dāng)_。

4、主電源盡可能與其對(duì)應(yīng)地相鄰,構(gòu)成平面電容,降低電源平面阻抗。

5、兼顧層壓結(jié)構(gòu)對(duì)稱,利于制版生產(chǎn)時(shí)的翹曲控制。

以上為層疊設(shè)計(jì)的常規(guī)原則,在實(shí)際開展層疊設(shè)計(jì)時(shí),電路板設(shè)計(jì)師可以通過(guò)增加相鄰布線層的間距,縮小對(duì)應(yīng)布線層到參考平面的間距,進(jìn)而控制層間布線串?dāng)_率的前提下,可以使用兩信號(hào)層直接相鄰。對(duì)于比較注重成本的消費(fèi)類產(chǎn)品,可以弱化電源與地平面相鄰降低平面阻抗的方式,從而盡可能減少布線層,降低PCB成本。當(dāng)然,這樣做的代價(jià)是存在信號(hào)質(zhì)量設(shè)計(jì)風(fēng)險(xiǎn)的。

對(duì)于背板(Backplane或midplane)的層疊設(shè)計(jì),鑒于常見背板很難做到相鄰走線互相垂直不可避免地出現(xiàn)平行長(zhǎng)距離布線。對(duì)于高速背板,一般層疊原則如下:

1、Top面、Bottom面為完整的地平面,構(gòu)成屏蔽腔體。

2、無(wú)相鄰層平行布線,以減少串?dāng)_,或者相鄰布線層間距遠(yuǎn)遠(yuǎn)大于參考平面間距。

3、所有信號(hào)層盡可能與地平面相鄰,以保證完整的回流通道。

需要說(shuō)明的是,在具體的PCB層疊設(shè)置時(shí),要對(duì)以上原則進(jìn)行靈活掌握和運(yùn)用,根據(jù)實(shí)際單板的需求進(jìn)行合理的分析,最終確定合適的層疊方案,切忌生搬硬套。

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4398

    文章

    23817

    瀏覽量

    422444
  • 可制造性設(shè)計(jì)

    關(guān)注

    10

    文章

    2066

    瀏覽量

    16414
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    44513
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3514

    瀏覽量

    6251
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    西門子PCB設(shè)計(jì)工具Z-planner Enterprise 2510版本的新增功能

    Z-planner Enterprise 是一款設(shè)計(jì)工具,專注于管理和優(yōu)化您的 PCB 。它能夠盡可能精確的輸出仿真
    的頭像 發(fā)表于 01-04 16:17 ?137次閱讀
    西門子<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)工具Z-planner Enterprise 2510版本的新增功能

    固態(tài)電容:小型化封裝,釋放PCB更多空間

    固態(tài)電容通過(guò)小型化封裝設(shè)計(jì),顯著釋放PCB空間,同時(shí)保持高性能與可靠性,成為高密度電子系統(tǒng)的理想選擇。
    的頭像 發(fā)表于 12-05 16:15 ?520次閱讀

    電容是如何實(shí)現(xiàn)高頻噪聲抑制的?

    主題:求解電容的高頻秘訣:其工藝是如何實(shí)現(xiàn)極低ESL和高自諧振頻率的? 我們了解到超低ESR
    發(fā)表于 12-04 09:19

    固態(tài)電容的性能優(yōu)勢(shì)

    固態(tài)電容(MLPC)憑借其獨(dú)特的結(jié)構(gòu)設(shè)計(jì)與材料特性,在性能上展現(xiàn)出顯著優(yōu)勢(shì),尤其在小型化、高頻特性、抗振性、高溫穩(wěn)定性及安全性方面表現(xiàn)突出,以下是詳細(xì)分析: 一、小型化與高容量密度:突破空間限制
    的頭像 發(fā)表于 11-26 09:30 ?578次閱讀

    為了減少電磁干擾,裝置在硬件設(shè)計(jì)時(shí)應(yīng)該遵循哪些原則?

    在硬件設(shè)計(jì)階段減少電磁干擾(EMI)對(duì)電能質(zhì)量在線監(jiān)測(cè)裝置的影響,需遵循 “ 源頭抑制、路徑阻斷、敏感防護(hù) ” 三大核心邏輯,覆蓋元器件選型、電路拓?fù)?、信?hào)隔離、濾波設(shè)計(jì)、接地布局、PCB 設(shè)計(jì)等全
    的頭像 發(fā)表于 09-19 15:41 ?703次閱讀

    貼片電感代理-電感的實(shí)際應(yīng)用

    電感,作為一種基于多層陶瓷或磁性材料制成的電感元件,以其小型化、高頻特性好、品質(zhì)因數(shù)高、散熱性能好及抗干擾能力強(qiáng)等優(yōu)勢(shì),在消費(fèi)電子、工業(yè)自動(dòng)化及汽車電子等領(lǐng)域得到了廣泛應(yīng)用。以下將詳細(xì)闡述
    的頭像 發(fā)表于 08-22 17:38 ?796次閱讀
    貼片電感代理-<b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的實(shí)際應(yīng)用

    如何為EMC設(shè)計(jì)選擇PCB結(jié)構(gòu)

    在設(shè)計(jì)電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時(shí),結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?6393次閱讀
    如何為EMC設(shè)計(jì)選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)

    Allegro Skill工藝輔助之導(dǎo)入模板

    PCB設(shè)計(jì)中,導(dǎo)入模板能夠確保設(shè)計(jì)的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動(dòng)設(shè)置參數(shù)而可能出現(xiàn)的錯(cuò)誤或不一致情況。
    的頭像 發(fā)表于 07-10 17:10 ?3022次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計(jì)避坑指南

    每次PCB設(shè)計(jì)最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問(wèn)題?問(wèn)題的根源可能藏在你看不見的地方——PCB結(jié)構(gòu)。當(dāng)你的設(shè)計(jì)從實(shí)驗(yàn)室小批量轉(zhuǎn)到批量生產(chǎn)時(shí),是否遇到過(guò)信號(hào)
    的頭像 發(fā)表于 06-25 07:36 ?2651次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)避坑指南

    PCB設(shè)計(jì)避坑指南

    :TOP-GND-Signal1-PWR-GND-Signal2-PWR-BOTTOM,四信號(hào)與四參考平面。 PCB設(shè)計(jì)五大黃金法
    發(fā)表于 06-24 20:09

    母排在IGBT變流器中的應(yīng)用(2)

    回路中各環(huán)節(jié)電感值對(duì)于減小回路的總雜散電感而言十分重。由于直流支撐電容器和IGBT的內(nèi)部電感是定值,其降低只能通過(guò)器件制造商提高制造和工藝水平來(lái)實(shí)現(xiàn)。IGBT 和母排間若采用螺釘連接方式,其電感值也基本固定。因此,減小疊
    的頭像 發(fā)表于 06-17 09:52 ?1892次閱讀
    <b class='flag-5'>疊</b><b class='flag-5'>層</b>母排在IGBT變流器中的應(yīng)用(2)

    天合光能再度刷新組件功率世界紀(jì)錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀(jì)錄后,天合光能今日再傳喜訊——
    的頭像 發(fā)表于 06-13 15:58 ?839次閱讀

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線
    的頭像 發(fā)表于 05-28 19:34 ?2121次閱讀
    高速<b class='flag-5'>PCB</b>布局/布線的<b class='flag-5'>原則</b>

    PCB的EMC設(shè)計(jì)(一):的設(shè)置與排布原則

    PCB的電磁兼容性(EMC)設(shè)計(jì)首先要考慮的設(shè)置,這是因?yàn)閱伟鍖訑?shù)的組成、電源和地層的分布位置以及平面的分割方式對(duì)EMC性能有著決定性的影響。為昕MarsPCBlayerstack層數(shù)的合理規(guī)劃
    的頭像 發(fā)表于 05-17 16:17 ?1181次閱讀
    <b class='flag-5'>PCB</b>的EMC設(shè)計(jì)(一):<b class='flag-5'>層</b>的設(shè)置與排布<b class='flag-5'>原則</b>

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    PCB設(shè)計(jì)中,多層板的設(shè)計(jì)直接影響信號(hào)完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提升電路板的可靠性,還能優(yōu)化生產(chǎn)成本。作為行業(yè)
    的頭像 發(fā)表于 05-11 10:58 ?672次閱讀