chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高頻PCB布線如何快速布線

GLeX_murata_eet ? 來源:ct ? 2019-08-20 15:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ,而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量(比如說1/3),通常就稱為高頻電路。高頻電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程,其布線對整個(gè)設(shè)計(jì)至關(guān)重要!

【第一招】多層板布線

高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須,也是降低干擾的有效手段。在PCB Layout階段,合理的選擇一定層數(shù)的印制板尺寸,能充分利用中間層來設(shè)置屏蔽,更好地實(shí)現(xiàn)就近接地,并有效地降低寄生電感和縮短信號的傳輸長度,同時(shí)還能大幅度地降低信號的交叉干擾等,所有這些方法都對高頻電路的可靠性有利。

有資料顯示,同種材料時(shí),四層板要比雙面板的噪聲低20dB。但是,同時(shí)也存在一個(gè)問題,PCB半層數(shù)越高,制造工藝越復(fù)雜,單位成本也就越高,這就要求我們在進(jìn)行PCB Layout時(shí),除了選擇合適的層數(shù)的PCB板,還需要進(jìn)行合理的元器件布局規(guī)劃,并采用正確的布線規(guī)則來完成設(shè)計(jì)。

【第二招】高速電子器件管腳間的引線彎折越少越好

高頻電路布線的引線最好采用全直線,需要轉(zhuǎn)折,可用45度折線或者圓弧轉(zhuǎn)折,這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合。

【第三招】高頻電路器件管腳間的引線越短越好

信號的輻射強(qiáng)度是和信號線的走線長度成正比的,高頻的信號引線越長,它就越容易耦合到靠近它的元器件上去,所以對于諸如信號的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。

【第四招】高頻電路器件管腳間的引線層間交替越少越好

所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè),一個(gè)過孔可帶來約0.5pF的分布電容,減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

【第五招】注意信號線近距離平行走線引入的“串?dāng)_”

高頻電路布線要注意信號線近距離平行走線所引入的“串?dāng)_”,串?dāng)_是指沒有直接連接的信號線之間的耦合現(xiàn)象。由于高頻信號沿著傳輸線是以電磁波的形式傳輸?shù)?,信號線會起到天線的作用,電磁場的能量會在傳輸線的周圍發(fā)射,信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲信號稱為串?dāng)_(Crosstalk)。

PCB板層的參數(shù)、信號線的間距、驅(qū)動端和接收端的電氣特性以及信號線端接方式對串?dāng)_都有一定的影響。所以為了減少高頻信號的串?dāng)_,在布線的時(shí)候要求盡可能的做到以下幾點(diǎn):

在布線空間允許的條件下,在串?dāng)_較嚴(yán)重的兩條線之間插入一條地線或地平面,可以起到隔離的作用而減少串?dāng)_。

當(dāng)信號線周圍的空間本身就存在時(shí)變的電磁場時(shí),若無法避免平行分布,可在平行信號線的反面布置大面積“地”來大幅減少干擾。

在布線空間許可的前提下,加大相鄰信號線間的間距,減小信號線的平行長度,時(shí)鐘線盡量與關(guān)鍵信號線垂直而不要平行。

如果同一層內(nèi)的平行走線幾乎無法避免,在相鄰兩個(gè)層,走線的方向務(wù)必卻為相互垂直。

數(shù)字電路中,通常的時(shí)鐘信號都是邊沿變化快的信號,對外串?dāng)_大。所以在設(shè)計(jì)中,時(shí)鐘線宜用地線包圍起來并多打地線孔來減少分布電容,從而減少串?dāng)_。

對高頻信號時(shí)鐘盡量使用低電壓差分時(shí)鐘信號并包地方式,需要注意包地打孔的完整性。

閑置不用的輸入端不要懸空,而是將其接地或接電源(電源在高頻信號回路中也是地),因?yàn)閼铱盏木€有可能等效于發(fā)射天線,接地就能抑制發(fā)射。實(shí)踐證明,用這種辦法消除串?dāng)_有時(shí)能立即見效。

【第六招】集成電路塊的電源引腳增加高頻退藕電容

每個(gè)集成電路塊的電源引腳就近增一個(gè)高頻退藕電容。增加電源引腳的高頻退藕電容,可以有效地抑制電源引腳上的高頻諧波形成干擾。

【第七招】高頻數(shù)字信號的地線和模擬信號地線做隔離

模擬地線、數(shù)字地線等接往公共地線時(shí)要用高頻扼流磁珠連接或者直接隔離并選擇合適的地方單點(diǎn)互聯(lián)。高頻數(shù)字信號的地線的地電位一般是不一致的,兩者直接常常存在一定的電壓差,而且,高頻數(shù)字信號的地線還常常帶有非常豐富的高頻信號的諧波分量,當(dāng)直接連接數(shù)字信號地線和模擬信號地線時(shí),高頻信號的諧波就會通過地線耦合的方式對模擬信號進(jìn)行干擾。

所以通常情況下,對高頻數(shù)字信號的地線和模擬信號的地線是要做隔離的,可以采用在合適位置單點(diǎn)互聯(lián)的方式,或者采用高頻扼流磁珠互聯(lián)的方式。

【第八招】避免走線形成的環(huán)路

各類高頻信號走線盡量不要形成環(huán)路,若無法避免則應(yīng)使環(huán)路面積盡量小。

【第九招】必須保證良好的信號阻抗匹配

信號在傳輸?shù)倪^程中,當(dāng)阻抗不匹配的時(shí)候,信號就會在傳輸通道中發(fā)生信號的反射,反射會使合成信號形成過沖,導(dǎo)致信號在邏輯門限附近波動。

消除反射的根本辦法是使傳輸信號的阻抗良好匹配,由于負(fù)載阻抗與傳輸線的特性阻抗相差越大反射也越大,所以應(yīng)盡可能使信號傳輸線的特性阻抗與負(fù)載阻抗相等。同時(shí)還要注意PCB上的傳輸線不能出現(xiàn)突變或拐角,盡量保持傳輸線各點(diǎn)阻抗連續(xù),否則在傳輸線各段之間也將會出現(xiàn)反射。這就要求在進(jìn)行高速PCB布線時(shí),必須要遵守以下布線規(guī)則:

USB布線規(guī)則:要求USB信號差分走線,線寬10mil,線距6mil,地線和信號線距6mil。

HDMI布線規(guī)則:要求HDMI信號差分走線,線寬10mil,線距6mil,每兩組HDMI差分信號對的間距超過20mil。

LVDS布線規(guī)則要求LVDS信號差分走線,線寬7mil,線距6mil,目的是控制HDMI的差分信號對阻抗為100+-15%歐姆DDR布線規(guī)則。DDR1走線要求信號盡量不走過孔,信號線等寬,線與線等距,走線必須滿足2W原則,以減少信號間的串?dāng)_,對DDR2及以上的高速器件,還要求高頻數(shù)據(jù)走線等長,以保證信號的阻抗匹配。

【第十招】保持信號傳輸?shù)耐暾?/p>

保持信號傳輸?shù)耐暾?,防止由于地線分割引起的“地彈現(xiàn)象”。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23646

    瀏覽量

    418127
  • PCB布線
    +關(guān)注

    關(guān)注

    22

    文章

    472

    瀏覽量

    43259

原文標(biāo)題:高頻PCB布線的十大“絕招”

文章出處:【微信號:murata-eetrend,微信公眾號:murata-eetrend】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    低壓布線與傳統(tǒng)布線:有什么區(qū)別?

    低壓布線與傳統(tǒng)布線在電壓范圍、應(yīng)用場景、設(shè)計(jì)要求、安全規(guī)范及材料選擇等方面存在顯著差異。以下是具體對比分析: 1. 電壓范圍與定義 低壓布線: 電壓等級:通常指交流電壓在1000V以下或直流電
    的頭像 發(fā)表于 09-18 09:59 ?206次閱讀
    低壓<b class='flag-5'>布線</b>與傳統(tǒng)<b class='flag-5'>布線</b>:有什么區(qū)別?

    超強(qiáng)超全布線經(jīng)驗(yàn)教程大全

    第一篇 PCB布線PCB設(shè)計(jì)中,布線是完成產(chǎn)品設(shè)計(jì)的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的, 在整個(gè)PCB中,以布 線的設(shè)計(jì)過程限
    發(fā)表于 05-29 14:38

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳布線二、信號走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?1685次閱讀
    高速<b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    Allegro Skill布線功能之切線、切銅、連接布線介紹

    FanySkill的“切線/截銅”功能為PCB設(shè)計(jì)提供了高效的線路調(diào)整方案,可截?cái)嘧呔€或鋪銅和恢復(fù)走線連接。當(dāng)需要微調(diào)已完成布線的器件位置時(shí),傳統(tǒng)方法直接移動會導(dǎo)致布線混亂,而使用該功能可先精準(zhǔn)截?cái)?/div>
    的頭像 發(fā)表于 05-26 11:45 ?1421次閱讀
    Allegro Skill<b class='flag-5'>布線</b>功能之切線、切銅、連接<b class='flag-5'>布線</b>介紹

    時(shí)源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同一方向走線,以此降低不必要的層間串?dāng)_。若因 PCB 板結(jié)構(gòu)限制(例如部分背板)難以
    的頭像 發(fā)表于 05-20 16:28 ?580次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1059次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計(jì)

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進(jìn)入新的時(shí)代后,這對于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下,對高速PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一一電源
    發(fā)表于 04-29 17:31

    如何布線才能降低MDDESD風(fēng)險(xiǎn)?PCB布局的抗干擾設(shè)計(jì)技巧

    降低ESD風(fēng)險(xiǎn)的PCB布線與布局技巧。一、ESD路徑最短優(yōu)先原則ESD是一種高頻、瞬態(tài)干擾,它往往會選擇阻抗最小的路徑泄放。因此,在布線時(shí),必須確保ESD電流能快
    的頭像 發(fā)表于 04-25 09:43 ?484次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險(xiǎn)?<b class='flag-5'>PCB</b>布局的抗干擾設(shè)計(jì)技巧

    PCB設(shè)計(jì)布線規(guī)范總結(jié)

    但實(shí)際上,布線的好壞,直接決定了電路的性能、工藝良率和長期可靠性!
    的頭像 發(fā)表于 04-24 11:25 ?1300次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>布線</b>規(guī)范總結(jié)

    必學(xué)!PCB設(shè)計(jì)布線技巧、電機(jī)控制、電源管理設(shè)計(jì)教程等精華資料

    1、建議收藏,這31條PCB設(shè)計(jì)布線技巧相信大家在做PCB設(shè)計(jì)時(shí),都會發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了
    的頭像 發(fā)表于 04-22 08:05 ?413次閱讀
    必學(xué)!<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>布線</b>技巧、電機(jī)控制、電源管理設(shè)計(jì)教程等精華資料

    建議收藏,這31條PCB設(shè)計(jì)布線技巧

    相信大家在做PCB設(shè)計(jì)時(shí),都會發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時(shí)還能體現(xiàn)出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達(dá)到
    發(fā)表于 04-19 10:46

    電子產(chǎn)品更穩(wěn)定?捷多邦的高密度布線如何降低串?dāng)_影響?

    在高速PCB設(shè)計(jì)中,信號完整性、串?dāng)_、信號損耗等問題直接影響電路板的性能穩(wěn)定性。隨著5G通信、服務(wù)器、高速計(jì)算、汽車電子等行業(yè)對高頻、高速信號傳輸?shù)男枨笤黾樱绾蝺?yōu)化PCB布線以降低*
    的頭像 發(fā)表于 03-21 17:33 ?609次閱讀

    PCBPCB 電路板布線設(shè)計(jì)

    電路板布線設(shè)計(jì)數(shù)字設(shè)計(jì)電路布局要達(dá)到良好效果,仔細(xì)布線是完成電路板設(shè)計(jì)重要關(guān)鍵。數(shù)字與模擬布線作法有相似處,本文將?述這兩種布線方式比較,另外討論旁路電容、電源供應(yīng)及接地
    發(fā)表于 03-12 13:36

    iW1710驅(qū)動設(shè)計(jì)方案與PCB布線注意事項(xiàng)

    iW1710驅(qū)動設(shè)計(jì)方案與PCB布線注意事項(xiàng)
    發(fā)表于 02-17 14:19 ?0次下載

    104條關(guān)于PCB布局布線的小技巧

    布局布線的基本的原則和技巧,才可以讓自己的設(shè)計(jì)完美無缺。 下面涵蓋了PCB布局布線的相關(guān)基本原理和設(shè)計(jì)技巧,以問答形式解答了有關(guān)PCB布局布線
    的頭像 發(fā)表于 01-07 09:21 ?1506次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧