chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計進行噪聲預算你知道嗎

GLeX_murata_eet ? 來源:ct ? 2019-08-20 17:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在高速PCB設(shè)計中,有很大一部分工作是進行噪聲預算,規(guī)劃系統(tǒng)各種噪聲源產(chǎn)生噪聲大小。這就涉及到一個非常基礎(chǔ)但十分重要的概念:電壓容限。

電壓容限是指驅(qū)動器的輸出與接收端輸入在最壞情況下的靈敏度之間的差值。很多器件都是輸入電壓敏感的。

對于驅(qū)動器端輸出高電平不低于VOH min,輸出低電平不高于VOL max。而對于接收端輸入來說,只要高于VIH min,就可以保證可靠接收到邏輯1,只要低于VIL max即可保證接收到邏輯0。而如果輸入電壓位于VIH min和VIL max之間的區(qū)域時,可能被接收電路判為1,也可能判為0,因此對于接收電路來說輸入電壓不能處于這個不定態(tài)區(qū)域。以高電平輸出和輸入關(guān)系來看,最小的輸出值和最小允許輸入值之間存在一個差值,這個值就是高電平的電壓容限。

即:高電平電壓容限 = VOH min - VIH min 。同理低電平電壓容限 = VIL max - VOL max 。

電壓容限為處理電路系統(tǒng)中各種不理想因素提供了一個緩沖地帶,使得系統(tǒng)能夠在一定程度上容忍發(fā)送和接收過程中的信號畸變。電壓容限在系統(tǒng)噪聲預算設(shè)計中占有重要的作用,系統(tǒng)最終的噪聲總量不能超過電壓容限,否則,信號進入接收端的不定態(tài)區(qū)域時,系統(tǒng)將無法正常工作。

實際系統(tǒng)中總會有不理想的因素,造成信號的惡化,引入噪聲。下面幾種情況都會引入噪聲:

1、由于回路阻抗的存在,回路中必然產(chǎn)生壓降,導致各邏輯器件之間存在地電位差。門電路發(fā)送的信號是本地地電位上的一個固定電位,如果發(fā)送端與接收端的參考電位之間發(fā)生了偏移,那么收到的將會是另外一個電位。

2、某些邏輯系列產(chǎn)品的門限電平是一個溫度的函數(shù)。溫度較低的門電路到溫度較高的門電路的信號傳送可能容限減少或者負的容限值。

3、快速變化的返回信號電流,流經(jīng)接地通路電感,引起邏輯器件之間的對地電壓變化。這些對地電壓差對于接收信號電位的影響就像上面所說的直流地電位差一樣。這是感性串擾的一種形式。

4、鄰近線路上的信號可能通過各自的互容或互感相互耦合,對某個指定的線路產(chǎn)生串擾。串擾疊加到預期的接收信號之上,可能使一個好信號偏移到鄰近開關(guān)門限。

5、振鈴、反射、長的線路使二進制信號的形狀產(chǎn)生扭曲。與發(fā)射端相比,接收端變化了的信號顯得更?。ɑ蚋螅?。容限為信號失真流出了一些容許限度。

前兩種情況在所有電子系統(tǒng)都會存在,無論其運行速度如何。后三種是高速系統(tǒng)特有的。這3個高速效應(yīng)都隨被傳輸信號的大小而改變:信號返回電流越大,引起的地電位差越高。信號電壓(或電流)越大,產(chǎn)生的串擾越多,而且傳輸信號越大,表現(xiàn)出的振鈴和反射越嚴重。因此不論是低速還是高速系統(tǒng),都不可避免的引入噪聲,而電壓容限給了系統(tǒng)調(diào)整地余地。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23647

    瀏覽量

    418217
  • 電壓容限
    +關(guān)注

    關(guān)注

    1

    文章

    4

    瀏覽量

    6519

原文標題:PCB設(shè)計進行噪聲預算,電壓容限你搞懂了嗎?

文章出處:【微信號:murata-eetrend,微信公眾號:murata-eetrend】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    薄膜電容的關(guān)鍵詞是什么你知道嗎?

    薄膜電容是一種以金屬箔作為電極,以聚乙酯、聚丙烯、聚苯乙烯等塑料薄膜作為電介質(zhì)的電容器,在電子電路中具有重要作用。薄膜電容有哪些關(guān)鍵詞你知道嗎?
    的頭像 發(fā)表于 10-13 15:30 ?161次閱讀
    薄膜電容的關(guān)鍵詞是什么你<b class='flag-5'>知道嗎</b>?

    深度解讀PCB設(shè)計布局準則

    無論您是在進行高速設(shè)計,還是正在設(shè)計一塊高速PCB,良好的電路板設(shè)計實踐都有助于確保您的設(shè)計能夠按預期工作并實現(xiàn)批量生產(chǎn)。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計布局準則
    的頭像 發(fā)表于 09-01 14:24 ?5202次閱讀
    深度解讀<b class='flag-5'>PCB設(shè)計</b>布局準則

    PCB設(shè)計與工藝規(guī)范

    作為一名PCB Layout工程師,印制電路板(PCB)設(shè)計是吃飯的本事。不僅要兢兢業(yè)業(yè)“拉線”,而且要有“全局意識”,清楚整個流程是怎么樣的。通常來說,電路板的設(shè)計主要包含前期準備、PCB設(shè)計
    的頭像 發(fā)表于 08-04 17:22 ?714次閱讀
    <b class='flag-5'>PCB設(shè)計</b>與工藝規(guī)范

    PCB設(shè)計,輕松歸檔,效率倍增!

    PCB設(shè)計一鍵歸檔簡化流程,提升效率,一鍵歸檔,盡在掌握!在電子產(chǎn)品設(shè)計領(lǐng)域,PCB設(shè)計工作完成后,需要輸出不同種類的文件給到PCB生產(chǎn)商,產(chǎn)線制造部門,測試部門,同時還需將設(shè)計文件進行
    的頭像 發(fā)表于 05-26 16:17 ?393次閱讀
    <b class='flag-5'>PCB設(shè)計</b>,輕松歸檔,效率倍增!

    原理圖和PCB設(shè)計中的常見錯誤

    在電子設(shè)計領(lǐng)域,原理圖和PCB設(shè)計是產(chǎn)品開發(fā)的基石,但設(shè)計過程中難免遇到各種問題,若不及時排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計中的常見錯誤,整理成一份實用的速查清單,以供參考。
    的頭像 發(fā)表于 05-15 14:34 ?736次閱讀

    高頻PCB設(shè)計中出現(xiàn)的干擾分析及對策

    隨著頻率的提高,將出現(xiàn)與低頻PCB設(shè)計所不同的諸多干擾,歸納起來,主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EM)四個方面。通過分析高頻PCB的各種干擾問題,結(jié)合工作中實踐,提出了有效的解決方案。 純分享貼,有需要可以直接
    發(fā)表于 04-29 17:39

    Altium Designer PCB設(shè)計高級進階

    PCB設(shè)計的高級進階的內(nèi)容進行相關(guān)的介紹 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以關(guān)注、點贊、評論支持一下哦~)
    發(fā)表于 04-27 16:40

    SMT貼片前必知!PCB設(shè)計審查全攻

    一站式PCBA打樣工廠今天為大家講講PCB貼片加工廠家對PCB設(shè)計進行審查和確認需關(guān)注哪些問題?SMT貼片加工前的PCB設(shè)計審查流程。在SMT貼片加工中,
    的頭像 發(fā)表于 04-07 10:02 ?556次閱讀

    PCB】四層電路板的PCB設(shè)計

    直接影響到布線的成功率,因而往往在布線的整個過程中,都需要對布局進行適當?shù)恼{(diào)整。布線設(shè)計可以采用雙層走線和單層走線;對于極其復雜的設(shè)計,也可以考慮多層布線方案。 在PCB設(shè)計中,布線足完成產(chǎn)品設(shè)計的重要
    發(fā)表于 03-12 13:31

    中興通訊的PCB設(shè)計規(guī)范

    中興通訊的PCB設(shè)計規(guī)范
    發(fā)表于 02-08 15:31 ?7次下載

    電子工程師的PCB設(shè)計經(jīng)驗

    本文分享了電子工程師在PCB設(shè)計方面的經(jīng)驗,包括PCB布局、布線、電磁兼容性優(yōu)化等內(nèi)容,旨在幫助初學者掌握PCB設(shè)計的關(guān)鍵技術(shù)。
    的頭像 發(fā)表于 01-21 15:15 ?2029次閱讀

    pcb設(shè)計時注意事項

    前期準備 ? PCB設(shè)計前要與原理設(shè)計、可靠性設(shè)計、電磁兼容設(shè)計、工藝結(jié)構(gòu)溝通, 確 定PCB整體的外圍結(jié)構(gòu)和接口布局。 ? 與原理設(shè)計確認PCB網(wǎng)表和器件封裝。 布局 ? 將PCB網(wǎng)
    發(fā)表于 12-26 16:51

    Kerman的KiCad學習筆記:第6章 PCB設(shè)計流程

    電路原理圖設(shè)計的最終目的是生產(chǎn)滿足需要的PCB(印制電路板)。利用KiCad 8.0軟件可以非常輕松地從原理圖設(shè)計轉(zhuǎn)入PCB設(shè)計。KiCad 8.0為用戶提供了一個完整的PCB設(shè)計環(huán)境,既可以
    的頭像 發(fā)表于 12-25 15:34 ?3371次閱讀
    Kerman的KiCad學習筆記:第6章 <b class='flag-5'>PCB設(shè)計</b>流程

    一篇“從入門到上手”的PCB設(shè)計教程

    這是一篇面向神馬都不懂的小白玩家的PCB設(shè)計教程。希望能幫助大家快速上手PCB的設(shè)計。
    的頭像 發(fā)表于 11-08 04:49 ?3533次閱讀

    PCB設(shè)計中常見的DFM問題

    作為一個PCB設(shè)計師,您需要考慮電氣、結(jié)構(gòu)以及功能的方方面面。除此之外,還得確保PCB在指定的時間內(nèi),以最低的成本且保質(zhì)保量地生產(chǎn)出來。為了滿足以上需求,必須考慮DFM(Designfor Manufacture)的因素,這也是PCB設(shè)
    的頭像 發(fā)表于 10-25 11:46 ?1992次閱讀
    <b class='flag-5'>PCB設(shè)計</b>中常見的DFM問題