主要講開(kāi)關(guān)射頻匹配網(wǎng)絡(luò)電路設(shè)計(jì)。

Switch Type 匹配電路需采用 RF switch 實(shí)現(xiàn)天線到 TX 和 RX 通路間的切換，與直連（Direct Tie）匹配相比，收發(fā)回路間隔離度高，匹配容易實(shí)現(xiàn)。

CMT2300A RF 開(kāi)關(guān)（Switch Type）匹配電路原理圖設(shè)計(jì)

1. L1 是扼流電感。

2. C10-C14 是電源退耦電容，用于減小 PA 輸出對(duì)電源的影響。

3. C1 是隔直電容，并且與 L2 的部分電感在工作頻點(diǎn)形成諧振起到諧波抑制作用。

4. C8 和 C9 是耦合電容。

5. L2，C2 和 C5 使得 PA 輸出阻抗和 RF 開(kāi)關(guān) J2 腳阻抗匹配。

6. C6，L6，C7，L7 和 L8 組成巴倫匹配網(wǎng)絡(luò)，實(shí)現(xiàn)接收機(jī)的輸入阻抗和 RF 開(kāi)關(guān) J3 腳阻抗相匹配，并使得接收信號(hào)到達(dá)差分輸入口 RFIP，RFIN 處時(shí)幅度相等，相位相差 180 度。

7. L3，C3，L4，C4 和 L5 為低通濾波網(wǎng)絡(luò)，實(shí)現(xiàn)天線和 RF 開(kāi)關(guān) J1 腳阻抗匹配，抑制諧波。

8. Y1 推薦用頻率容差±20ppm 的 26MHz 晶體，可接受的晶體頻率容差取決于用戶產(chǎn)品通訊系統(tǒng)的要求，如頻率，信道，帶寬等。

9. R1，R2 為限流電阻。

10. C15，C16 為晶體負(fù)載電容（注意芯片內(nèi)部已經(jīng)集成了約 4pF 的負(fù)載電容，以 CL=15pF 的 26MHz 晶體為例，折合晶體相連走線分布電容 2pF， C4 和 C5 取值約 15*2-4-2=24pF）。

11. C17，C18 濾波電容，濾除天線開(kāi)關(guān)上雜散信號(hào)。

12. C19-C22 濾波電容，在布線不合理或走線太長(zhǎng)情況下，串口 CSB，F(xiàn)CSB，SDIO，SCLK 管腳容易受到干擾，功率輸出（20dBm）越大，工作頻率越低，受干擾的概率越大，建議靠近四個(gè)管腳預(yù)留到地電容（27pF）濾除射頻干擾。

CMT2300A RF 開(kāi)關(guān)匹配 PCB Layout 為兩層布線設(shè)計(jì)。

說(shuō)明如下：

1. 射頻信號(hào)路徑盡量的直且短，減小射頻信號(hào)輸入與輸出的的損耗。

2. 射頻走線應(yīng)該盡量平整，以減小傳輸線上的阻抗波動(dòng)而產(chǎn)生反射。在上圖中 L2 到 P1 間射頻走線為 50Ω阻抗傳輸線。本參考設(shè)計(jì)中，雙面板為 FR4 板材，介電常數(shù) Er=4.6，銅皮厚 1oz，PCB 板厚 0.8mm，當(dāng)取傳輸線寬度為 1mm 左右，且傳輸線與包地（GND）的間隙設(shè)定為 0.35mm 時(shí)，就可得到阻抗為50 歐姆的傳輸線。

3. 盡量不要有絲印落在射頻路徑上，絲印會(huì)影響傳輸線阻抗。

4. L1 離 PA 管腳盡量近。相鄰電感盡量正交擺放，可減少相互耦合。

5. 射頻通路，晶振電路和 IC 的下方相鄰層要有完整的鋪地（GND）。